CN115997248B 像素电路及其驱动方法、显示装置 （京东方科技集团股份有限公司）

2021.08.23PCT/CN2021/1138722021.08.20WO2023/019578ZH2023.02.23写入子电路被配置为响应于第一扫描信号线的扫描信号线的控制信号的输入频率与数据刷新2所述驱动子电路被配置为响应于第一节点的控制信号，在所述驱动子电所述写入子电路被配置为响应于第一扫描信号线的控制信号，所述第一复位子电路被配置为响应于第二扫描信号线的控制信号，在低频显示模式下，所述第一扫描信号线的控制信号的输入频率与数据刷新频率相在垂直于显示基板的方向上，所述像素电路包所述第一导电层包括第一扫描信号线和存储电容的第一极板，所述电极在基底上的正投影与所述第一扫描信号线在基底上的正投影包所述驱动晶体管的控制极与所述第一节点连接，所述驱动晶体管的所述第一晶体管的控制极与所述第一扫描信号线连接，所述第一所述第二复位晶体管的控制极与所述第二扫描信号线连接，所所述补偿子电路被配置为响应于所述第一扫描信号线的控制信号，对所述存储子电路分别与第一电源线和所述第一所述防漏电子电路被配置为响应于第三扫描信号线的控制信号，所述第二复位子电路被配置为响应于所述第二扫描信号线或复位控制信号线的控制所述第二晶体管的控制极与所述第一扫描信号线连接，所述第3所述防漏晶体管的控制极与所述第三扫描信号线连接，所述防所述第一复位晶体管的控制极与所述第二扫描信号线连接，所5.根据权利要求3所述的像素电路，其中，所述第一复位子电路与第一初始信号线连所述第一复位子电路和第二复位子电路均与初始信号线连接，所述6.根据权利要求3所述的像素电路，还包括第一发光控制子电路和第二发光控制子电所述第一发光控制子电路被配置为响应于发光控制信所述第二发光控制子电路被配置为响应于所述发光控制信号线的控制信所述第三晶体管的控制极与所述发光控制信号线连接，所述第三晶体所述第四晶体管的控制极与所述发光控制信号线连接，所述第所述驱动晶体管的控制极与所述第一节点连接，所述驱动晶体管的所述第一晶体管的控制极与所述第一扫描信号线连接，所述第一所述第二复位晶体管的控制极与所述第二扫描信号线连接，所所述第二晶体管的控制极与所述第一扫描信号线连接，所述第所述防漏晶体管的控制极与所述第三扫描信号线连接，所述防4所述第一复位晶体管的控制极与所述第二扫描信号线连接，所所述第三晶体管的控制极与所述发光控制信号线连接，所述第三晶体所述第四晶体管的控制极与所述发光控制信号线连接，所述第所述第一半导体层包括多个低温多晶硅薄膜晶体管的有源层，所述所述第一扫描信号线驱动电路包括多个级联的第一扫描信号线所述第二扫描信号线驱动电路包括多个级联的第二扫描信号线所述第三扫描信号线驱动电路包括多个级联的第三扫描信号线所述发光控制信号线驱动电路包括多个级联的发光控制信号线所述多个第一扫描信号线移位寄存器分为两组，其中一组分布在所述所述多个第二扫描信号线移位寄存器分为两组，其中一组分布在所述多个第三扫描信号线移位寄存器分为两组，其中一组分布在所述多个发光控制信号线移位寄存器分为两组，其中一组分布在5所述多个第二扫描信号线移位寄存器分布在所述第一边个第二扫描信号线移位寄存器与一行或两行子像素中的像素所述多个第三扫描信号线移位寄存器分布在所述第一边个第三扫描信号线移位寄存器与一行或两行子像素中的像素所述多个发光控制信号线移位寄存器分布在所述第一边个发光控制信号线移位寄存器与一行或两行子像素中的像素所述多个第一扫描信号线移位寄存器分布在所述第一边个第一扫描信号线移位寄存器与一行子像素中的像素所述多个第二扫描信号线移位寄存器分布在所述第一边个第二扫描信号线移位寄存器与一行或两行子像素中的像素所述多个第三扫描信号线移位寄存器分布在所述第一边个第三扫描信号线移位寄存器与一行或两行子像素中的像素所述多个发光控制信号线移位寄存器分布在所述第一边个发光控制信号线移位寄存器与一行或两行子像素中的像素在复位阶段，第一复位子电路响应于第二扫描信号线的控制在数据写入阶段，写入子电路响应于第一扫描信号线在发光阶段，驱动子电路响应于第一节点的控制信号，在驱动子在低频显示模式下，所述第一扫描信号线的控制信号的输入频率与数据刷新频率相6行信号控制的柔性显示装置(FlexibleDisplay)已成为目前显示领域的主7[0010]图2为本公开实施例一种第一复位子电路、驱动子电路和写入子电路的等效电路[0012]图4为本公开实施例一种第一发光控制子电路和第二发光控制子电路的等效电路8以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。[0047]在应用低温多晶氧化物(LowTemperaturePolycrystallineOxide，LTPO)技术晶体管(ThinFilmTransistor，TFT)被换成低漏电的氧化物晶体管(OxideTFT)。由于9[0049]在一些像素电路的设计方案中，第一扫描信号线的控制信号也被设计为高频驱[0050]本公开实施例提供了一种像素电路，图1为本公开实施例提供的像素电路的结构[0053]第一复位子电路103分别与第二扫描信号线Scan、初始信号线INIT和发光元件EL线Pgate的控制信号的频率为第一频率，第二扫描信号线Scan的控制信号的频率为第二频[0059]第一晶体管T1的控制极与第一扫描信号线Pgate连接，第一晶体管T1的第一极与[0064]防漏电子电路106分别与第三扫描信号线Ngate、第一节点N[0066]第二复位子电路107分别与初始信号线INIT和第五节点N5连接，还与第二扫描信号线Scan或复位控制信号线Reset连接，被配置为响应于第二扫描信号线Scan或复位控制[0067]本公开实施例的像素电路，避免了驱动子电路101的阈值电压漂移对发光元件EL[0069]第二晶体管T2的控制极与第一扫描信号线Pgate连接，第二晶体管T2的第一极与[0070]第一电容Cst的一端与第一电源线VDD连接，第一电容Cst的另一端与第一节点N1[0071]防漏晶体管Tlp的控制极与第三扫描信号线Ngate连接，防漏晶体管Tlp的第一极[0072]第一复位晶体管Tr1的控制极与第二扫描信号线Scan或复位控制信号线Reset连[0074]在一些示例性实施方式中，如图1所示，该像素电路还包括第一发光控制子电路[0076]第二发光控制子电路109分别与发光控制信号线EM、第三节点N3以及第四节点N4[0083]第一晶体管T1的控制极与第一扫描信号线Pgate连接，第一晶体管T1的第一极与[0085]第二晶体管T2的控制极与第一扫描信号线Pgate连接，第二晶体管T2的第一极与[0086]第一电容Cst的一端与第一电源线VDD连接，第一电容Cst的另一端与第一节点N1[0087]防漏晶体管Tlp的控制极与第三扫描信号线Ngate连接，防漏晶体管Tlp的第一极Tr2、第一晶体管T1至第四晶体管T4可以是低温多晶硅(LowTemperaturePolySilicon，[0093]本公开实施例的像素电路，集合了LTPS_TFT的良好开关特性和Oxide_TFT的低漏[0096]在一些示例性实施方式中，第一电容Cst可以是由像素电极与公共电极构成的液晶电容，也可以是由像素电极与公共电极构成的液晶电容以及存储电容构成的等效电容，[0097]图6为图5所示的像素电路的工作时序图。下面通过图6示例的像素电路的工作过个存储电容Cst和9个信号线(数据信号线Data、第一扫描信号线Pgate、复位控制信号线为低电平信号。发光控制信号线EM的高电平信号使得第三晶体管T3和第四晶体管T4关闭，第三扫描信号线Ngate的高电平信号使得防漏晶体管Tlp导通，复位控制信号线Reset的低晶体管T2导通使得数据信号线Data输出的数据电压经过导通的第一晶体管T1、第二节点描信号线Scan的高电平信号，使第二复位晶体管Tr2关闭，发光控制信号线EM的低电平信[0103]I＝K*(Vgs_Vth)2＝[0106]基于上述工作时序，该像素电路消除了发光元件EL在上[0108]图8为图7所示的像素电路在正常模式下的工作时序图。下面通过图8示例的像素制信号线EM的高电平信号使得第三晶体管T3和第四晶体管T4关闭，第三扫描信号线Ngate的高电平信号使得防漏晶体管Tlp导通，第二扫描信号线Scan的低电平信号使得第一复位第一复位晶体管Tr1和第二复位晶体管Tr2关闭。由于第三晶体管T3和第四晶体管T4关闭，源电压通过导通的第三晶体管T3、驱动晶体管Td和第四晶体管T4向发光元件EL的第一极[0113]本公开实施例的像素电路，通过将第二扫描信号线Scan与复位控制信号线Reset[0114]图9为图7所示的像素电路在低频模式下各控制信号线的控制信号示意图，如图9和第三扫描信号线Ngate均不输入控制信号，第二扫描信号线Scan和发光控制信号线EM周路107均与初始信号线INIT连接，初始信号线INIT分别提供复位电压至所述发光元件EL的二复位子电路107与第二初始信号线INIT2连接，第一初始信号线INIT1提供第一复位电压[0117]本公开实施例的像素电路，通过将第五节点N5初始化为第一初始信号线INIT1的域的第一有源层薄膜进行刻蚀并剥离剩余的光刻胶，形成第一绝缘层和第一半导体层图[0124]如图11C所示，每个子像素的第一半导体层可以包括第一晶体管T1的第一有源层ACTr1和第二复位晶体管Tr2的第二复位有源层ACTr2，且第一有源层ACT1、第二有源层一极板Ce1在基底上的正投影与驱动晶体管Td的驱动有源层在基底上的正投影存在重叠区动有源层与第一极板Ce1相重叠的区域作为驱动晶体管Td的沟道区，沟道区的一端连接驱一复位有源层在基底上的正投影存在重叠区域，栅极块与第一复位晶体管Tr1的第一有源的第二有源层相重叠的区域作为第二晶体管T2的栅电极，第一扫描信号线Pgate与第一晶体管T1的第一有源层相重叠的区域作为第一晶体管T1的栅电极，第一极板Ce1与驱动晶体第二复位晶体管Tr2的第二复位有源层相重叠的区域作为第二复位晶体管T导体层进行导体化处理，被第一导电层遮挡区域的半导体层形成各个晶体管的沟道区域，二绝缘层上的第一导电层，第一导电层可以包括第一扫描信号线Pgate、第二扫描信号线使得驱动晶体管的栅电极与第一扫描信号线Pgate形成调节电容，后续可以通过该调节电[0138]在示例性实施例中，第一分支Ngate_B1沿第一方向X延伸。存储电容的第二极板Ce2位于第一分支Ngate_B1和发光层，第二导电层至少包括存储电容的第二极板Ce2和第三扫描信号线Ngate的第一分支[0143]在示例性实施例中，防漏有源层ACTlp的第二区Dlp与第一复位晶体管Tr1的第一号线Ngate的第二分支Ngate_B2和第一初始第一复位有源层的第二区)的表面。第二过孔V2配置为使后续形成的第二晶体管T2的第一极通过该过孔与第二有源层连接，以及使后续形成的第一复位晶体管Tr1的第二极通过该表面。第七过孔V7配置为使后续形成的第一复位晶体管Tr1的第一极通过该过孔与第一复第二复位有源层的第二区)的表面。第九过孔V9配置为使后续形成的第四晶体管T4的第二极通过该过孔与第四有源层连接，以及使后续形成的第二复位晶体管Tr2的第二极通过该在区域，第十三过孔V13在基底上的正投影位于第二极板Ce2在基底上的正投影的范围之防漏有源层的第二区连接，其另一端通过第二过孔V2与第二有源层的第一区(或者第一复过第六过孔V6与第一初始信号线INIT1连接，另一方面通过第七过孔V7与第一复位有源层[0165]在示例性实施例中，第四连接电极Cln一方面通过第三过孔V3与防漏有源层的第连接电极ace连接。在示例性实施例中，第四连接电极Cln可以作为防漏晶体管Tlp的第一电极VCP配置为通过后续形成的第十二过孔与后续形成的第一极cd一方面通过第十四过孔V14与第一有源层的第一区连接，另一方面通过后续形成的第性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或平坦(PLN1)层和第二平坦(PLN2)层可以采用有机材料，透明导电薄膜可以采用氧化铟锡[0180]本公开实施例的显示基板通过将写入子电路与第一扫描信号线Pgate连接，将第电子书便携式多媒体播放器或物联网各种产品的显示屏等任何具有显示功能的产品或部组分布在第一边框区，另一组分布在第二边框区，每个第一扫描信号线移位寄存器Pgate[0190]多个第二扫描信号线移位寄存器ScanGOA分为两组，其中一组分布在第一边框[0191]多个第三扫描信号线移位寄存器NgateGOA分为两组，其中一组分布在第一边框[0192]多个发光控制信号线移位寄存器EMGOA分为两组，其中移位寄存器NgateGOA、发光控制信号线移位寄存器EMGOA和第二扫描信号线移位寄存器ScanGOA变更为一个GOA单元驱动两行子像素，用纵向空间换横向空间，降低左右边框尺[0196]多个第二扫描信号线移位寄存器ScanGOA分布在第一边框区或者所述第二边框[0197]多个第三扫描信号线移位寄存器NgateGOA分布在第一边框区或者所述第二边框发光控制信号线移位寄存器EMGOA与一行或两行子[0200]如图17所示，多个第一扫描信号线移位寄存器PgateGOA分布在第一边框区或者个第二扫描信号线移位寄存器ScanGOA与一行或两行子像素中的像素[0202]多个第三扫描信号线移位寄存器NgateGOA分布在第一边框区或者第二边框区，每个第三扫描信号线移位寄存器NgateGOA与一行或两行子像素中的像发光控制信号线移位寄存器EMGOA与一行或两行子