CN119419171A 一种三维存储器件及其接触孔的制作方法 （深圳市昇维旭技术有限公司）

2提供待刻蚀接触孔的堆叠结构，所述堆叠结构包括多层着陆层，多层所根据预设的待刻蚀的所述接触孔的深度，确定所述着陆层对应的所述接触孔的孔径，所述接触孔的孔径与所述接触孔的深度线性在预设工艺条件下，刻蚀所述堆叠结构自所述掩膜露出的区提供设有第一测试掩膜的第一测试结构，所述第一测试掩膜形在第一测试工艺条件下，刻蚀所述第一测试结构自所述第一测在所述第一刻蚀时长对应的所述第一基准测试接触孔的当前深度等于所述第一基准确定所述第一测试值和所述第二测试值是否满足所述堆叠在所述第一测试值和所述第二测试值满足所述接触孔要求的在所述第一测试值和所述第二测试值不满足所述接触孔要求的根据多组对应的所述第一测试孔径和所述第一测试孔深，确定3在任意两个相邻的所述着陆层的着陆面的深度间距均匀的情况下，根据下列第二公CD＝d2x(Total_WL_No._current_W述着陆层的着陆面的深度间距均匀的情况下根据下列第二公式确定所述着陆层对应的所在任意两个相邻的所述着陆面的深度间距的差异率小于或等于1述着陆层的着陆面的深度间距均匀的情况下根据下列第二公式确定所述着陆层对应的所提供设有第二测试掩膜的第二测试结构，所述第二测试掩膜形在第二测试工艺条件下，刻蚀所述第二测试结构自所述第二测在所述第二刻蚀时长对应的所述第二基准测试接触孔的当前深度等于所述第二基准在所述第三测试值满足所述接触孔要求的情况下，将所述第三在所述第三测试值不满足所述接触孔要求的情况下，进入所述在第二测试工艺条件下刻蚀所述第二测试结构自所述第二测试孔露出的区域形4获取所述堆叠结构的接触孔要求，所述接触孔要求包括孔径最在所述预设工艺条件下，刻蚀所述堆叠结构自所述第CD＝d2x(Total_WL_No._current_W5[0001]本申请属于半导体技术领域，尤其涉及一种三维存储器件及其接触孔的制作方[0002]三维存储器件通过使多个存储器件层在衬底上沿竖直方向堆叠来提高单位面积线层对应的接触孔还未被刻蚀完成，进而影响接触孔内后续填充的导体与信号线的接触，6[0021]在第一测试工艺条件下，刻蚀所述第一测试结构自所述[0022]在所述第一刻蚀时长对应的所述第一基准测试接触孔的当前深度等于所述第一7[0038]在第二测试工艺条件下，刻蚀所述第二测试结构自所述[0039]在所述第二刻蚀时长对应的所述第二基准测试接触孔的当前深度等于所述第二[0042]在所述第三测试值不满足所述接触孔要求的情况下，调整所述第二测试工艺条[0043]可选地，根据多个所述第二测试接触孔和所述着陆面的深度间距确定第三测试89便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、[0098]堆叠结构10可指在衬底(图中未示出)上交替堆叠不同的第一材料层、第二材料对接触孔12的具体形态以及孔径的具体定义进测试接触孔的预设深度的情况下，根据多个第一测试接触孔确定第一测试值和第二测试各接触孔12的刻蚀到达着陆面11的时间也可以根据第一测试值和第二测试值试算接触孔12内填充导电材料后形成的导电体的阻第二测试值对应的第一测试工艺条件作为预的尺寸设置使其刻蚀完成时间与待刻蚀的堆叠结构1以预基准测试接触孔的刻蚀完成认为是第一基准测试接触孔的刻蚀[0170]预基准测试接触孔的孔深与第一基准测试接触孔的孔深的比值，可以是90％_进入在第二测试工艺条件下刻蚀第二测试结构自第二测试孔露出的区域形成多个第二测为基准测试接触孔时，基准测试接触孔即对应于接触孔要求所包括的孔径最小的接触孔[0249]请参阅图13、图14和图15，在一些可选实施例中，接触孔12包括致密接触孔12孤立的接触孔12背离与其相邻的致密接触孔12一侧以使得半孤立的接触孔12周围刻蚀负孔12采用实施例一至实施例十五任一项的接触孔12