CN119419184A 半导体结构及其制作方法 （长鑫科技集团股份有限公司）

包括芯片设置区域以及位于芯片设置区域外围置区域，芯片堆叠结构包括堆叠设置的多个芯2芯片堆叠结构，设置于所述芯片设置区域，所述芯片堆叠结构包叠件中的各所述芯片均通过所述导线与所述第一所述堆叠件中的各芯片均包括第二电连接区域，所述第二电连接区所述导线的一端与所述第二电连接区域连接，同一所述堆叠件中的6.根据权利要求2至5任一项所述的半导体结构形成中介层，所述中介层包括芯片设置区域以及位于于所述芯片设置区域上形成芯片堆叠结构，所述芯片堆叠结构于所述底层芯片上设置多个堆叠件，每个所述堆叠件均包括堆叠设置的多个所述芯将所述底层芯片通过第三粘合剂层设置于所述芯片设置区域，通过导3将所述底层芯片通过键合工艺与所述芯片设置区所述堆叠件中的各芯片均包括第二电连接区域，所述第二电连接区在形成各所述堆叠件时，每设置一层芯片，均通过导线将该将各所述堆叠件中的各芯片均堆叠设置于所述底层芯片之后，通方的所述芯片的所述第二电连接区域经上方的于所述中介层上形成承载部，所述承载部设置于所述底层芯片的4[0015]根据本公开的一些实施例，所述半导体结构还包括设置于所述中介层上的承载5堆叠件中的各芯片与所述第一电连接区域连接，同一所述堆叠件中相邻的两个所述芯片6[0034]图3是根据一示例性实施例示出的形成第一导电块、第二导电块和底层芯片的半[0035]图4是根据一示例性实施例示出的形成第一粘合剂层的半导体结构的结构示意[0036]图5是根据一示例性实施例示出的形成芯片和与芯片相连的导线的半导体结构的[0037]图6是根据一示例性实施例示出的形成其它第一粘合剂层的半导体结构的结构示[0038]图7是根据一示例性实施例示出的形成其它芯片和与芯片相连的导线的半导体结[0041]图10是根据另一示例性实施例示出的形成第三粘合剂层的半导体结构的结构示[0043]图12是根据另一示例性实施例示出的形成与底层芯片相连的导线的半导体结构[0044]图13是根据另一示例性实施例示出的形成第一粘合剂层的半导体结构的结构示[0045]图14是根据另一示例性实施例示出的形成与芯片相连的导线的半导体结构的结[0046]图15是根据另一示例性实施例示出的形成其它第一粘合剂层的半导体结构的结[0047]图16是根据另一示例性实施例示出的形成其它芯片和与芯片相连的导线的半导[0052]图21是根据另一示例性实施例示出的形成第二粘合剂层的半导体结构的结构示[0053]图22是根据另一示例性实施例示出的形成堆叠件和导线的半导体结构的结构示7第二芯片29与外部电路之间的信号传输需要经过第一封装基板22、第一芯片连接单元28、硅中介层的底部与封装基板电连接。中介层1包括芯片设置区域3以及位于芯片设置区域38[0069]多个堆叠件202可以按照一定规律均匀设置在底层芯片201上，例如多个堆叠件[0070]底层芯片201例如可以为逻辑芯片或存储器芯片，逻辑芯片例如可以包括存储器储器芯片例如可以为动态随机存取存储器(DRAM)芯片、静态随机存取存储器(SRAM)芯片、叠件202的芯片5可以为与底层芯片201种类相同的半导体芯片或者可以是种类不同于底层9的两个芯片5在第一表面7上的投影的重合区域内，第一粘合剂层14的厚度小于该堆叠件[0085]在一些实施例中，参考图18，当底层芯片201通过导线6与第一电连接区域4连接三粘合剂层36可以位于底层芯片201在第一表面7上的投电薄膜(ACF，AnisotropicConductiveFilm)、聚酰亚胺(Polyimide，PI)、环氧树脂件202中的各芯片5的边缘相平齐，同一堆叠件202的各个芯片5可以垂直分布且多个芯片5的中心位于垂直于底层芯片201的表面的第二电连接区域16通过导线6与中介层1的第一电连接区域4连接，再将第一粘合剂层14覆以呈阶梯式排布，呈阶梯式排布的多个芯片5的中心可以不在同一直线上或者位于与底层[0097]本实施例中，通过设置承载部10可以增大半导体结构对堆叠件202的实际承载面[0099]本实施例中，封装层18可以为半导体结构整体尤其是底层芯片201以及芯片堆叠在形成底层芯片201以及芯片堆叠结构2之前形成，或者可以在形成底层芯片201以及芯片第二表面8可以与外部电路电性连接。导电线路层102可以与导线6以及第二导电块12连接底部的焊球19实现半导体结构的定位以及导电线路层102与外部电路之间的电性连接，从而通过导电线路层102实现各芯片5与外部电路[0111]中介层1例如可以包括基板101以及设置在基板101内的导电线路层102，基板101[0115]示例性地，例如可以采用压焊(WireBonding)工艺形成连接芯片5和第一电连接[0125]在芯片设置区域3设置底层芯片201时，底层芯片201通过键合工艺与中介层1连接，参考图3，底层芯片201和芯片设置区域3可以分别设置有第一导电块11和第二导电块第二导电块12位于中介层1内部并与导电连接层102连接，第二导电块12经中介层1的顶面和第二导电块12通过位于第一导电块11和第二导电块12之间的[0128]如图7所示，设置在底层芯片201上的多个堆叠件202均包括堆叠设置的多个芯片缘的第二电连接区域16通过导线6与中介层1的第一电连接区域4连接，再将第一粘合剂层14覆盖在该芯片5的表面，第一粘合剂层14在第一表面7上的投影区域应该位于该层芯片5与第一电连接区域4连接，第三粘合剂层36在中介层1的第一表面7上的投影区域应该位于[0134]如图13所示并结合图14，在底层芯片201上设置第二粘合剂层15，以使得堆叠件[0135]参考图15并结合图16，在将各堆叠件202中的各芯片5均堆叠设置于底层芯片201第一表面7上的投影应该位于该重合区域内，避免第一粘合剂层14的粘合剂溢出对半导体与底层芯片201可以共同实现对堆叠件202的支撑作用，可以增大半导体结构对堆叠件202导体结构所包含的芯片数量并提高半导体结构[0145]本实施例中，通过将各芯片5堆叠形成堆叠件202，可以保证堆叠件202的整体厚或者特点包含于本公开的至少一个实施方式或示例中。[0148]在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节，