CN119422248A 半导体器件电子装置及制造方法 （索尼半导体解决方案公司）

2024.11.20PCT/JP2023/0172352023.05.08WO2023/228704JA2023.11.30述第一半导体芯片上，并且通过在P型衬底的表面中形成N型阱或者通过在N型衬底的表面中形成P型阱而在深度方向上设置有PN结部；以及贯着通孔的内壁表面布置至少相对于PN结部具有2第二半导体芯片，堆叠在所述第一半导体芯片上并且通过在所述贯通电极被配置为使得沿着所述通孔的内壁表面设置至少对于所述PN结部具有所述第一绝缘膜包括铁电膜，所述铁电膜堆叠在所述通孔的内壁表所述铁电膜包括具有铁电体并且具有负固定电荷或正固定电荷的所述铁电膜设置有至少覆盖所述PN结部的耗尽层所述贯通电极堆叠在所述铁电膜上并且包括至少包含氧的第贯通电极的至少一端与构成设置在第二半导体芯片中的内部电路的一部分的配线连所述第一绝缘膜包括热氧化膜，所述热氧化膜设置在所述通孔的所述热氧化膜通过在所述热氧化处理中加热、通过将所述衬底的所述通孔贯穿设置在所述衬底的前表面上的元件隔离器，并且所述所述热氧化膜设置有至少覆盖PN结部的耗尽层所述贯通电极堆叠在所述热氧化膜上并且包括至少包含氧的第3所述第二半导体芯片设置有信号处理电路，所述信号处理电路对由所述所述第一半导体芯片和所述第二半导体芯片设置有包括逻辑电路和存储器的信号处其他半导体芯片的至少一个或多个层进一步堆叠在所述第第二半导体芯片，堆叠在所述第一半导体芯片上并且通过在所述贯通电极被配置为使得沿着所述通孔的内壁表面设置至少对于所述PN结部具有形成贯穿第二半导体芯片的衬底的通孔，所述第二半导体芯片堆叠在上并且通过在P型衬底的前表面上形成N型阱或者在N型衬底的前表面上形成P型阱而在深形成贯通电极，所述贯通电极具有沿着所述通孔的内壁表面设置至少4[0003]以这种方式，在通过使用三维堆叠技术将两个以上的层因为芯片的前表面侧和后表面侧连接，所以认为使用贯穿半导体衬底的TSV并且使用小型期间产生的缺陷而增加。例如，可以通过提供将TSV与由于PN结引起的耗尽层分开的禁区在第一半导体芯片上并且通过在P型衬底的前表面上形成N型阱或者在N型衬底的前表面上5贯通电极被配置为使得沿着通孔的内壁表面设置至少对于PN结部具有绝缘性的第一绝缘体芯片上的第二半导体芯片的衬底的通孔，并且所述第二半导体芯片通过在P型衬底的前表面上形成N型阱或者在N型衬底的前表面上形成P型阱而在深度方向上设置有PN结部；以述通孔的内壁表面设置至少具有对于所述PN结部的绝缘性的[0017]图1是示出应用本技术的半导体器件的贯通电极的第一实施方式的配置示例的示[0032]图16是示出应用本技术的半导体器件的贯通电极的第二实施方式的配置示例的6[0052]图1是示出根据在应用本技术的半导体器件中使用的贯通电极的第一实施方式的膜24堆叠在半导体层21的背面。半导体层21被配置为使得深N阱层32和N阱层33形成在P衬贯通该半导体层21的方式形成的TSV孔的内壁表面堆叠到配线23，进而埋入导体44而形成置在半导体器件中的内部电路(例如，图4中的逻辑芯片112的逻辑电路)的一部分的配线7层34的绝缘特性，并且因此可以减少在TSV孔的处理期间产生的缺陷引起的耗尽层34中的[0068]图3所示的贯通电极11a是通过在铁电膜41和绝缘膜42之间堆叠与绝缘膜42不同类型的绝缘膜45而形成的。即，贯通电极11a具有绝缘膜42和绝缘膜45的两层膜形成的结[0073]然后，半导体器件101被配置为使得贯通电极11被设置成贯穿逻辑芯片112b的半[0076]图5示出了具有在由单点划线表示的接合表面处接合的三层结构的半导体器件片111的前表面侧和逻辑芯片112A的前8[0079]图6示出了具有在由单点划线表示的接合表面处接合的三层结构的半导体器件片111的前表面侧和逻辑芯片112B的后表[0082]图7示出了具有在由单点划线表示的接合表面处接合的双层结构的半导体器件101C。半导体器件101C具有其中传感器芯片111设置在第一层中并且逻辑芯片112C设置在第二层中的双层结构，并且具有被称为单片的配置，其中逻辑芯片112C设置在逻辑芯片[0085]图8示出了具有在由单点划线表示的接合表面处接合的双层结构的半导体器件101D。半导体器件101D具有其中传感器芯片111设置在第一层中并且逻辑芯片112D设置在[0088]图9示出了具有在由单点划线表示的接合表面处接合的三层结构的半导体器件[0089]然后，半导体器件101E被配置为使得贯通电极11被配置为穿[0091]图10示出了具有在由单点划线表示的接合表面处接合的双层结构的半导体器件二层中的双层结构，并且具有其中用于供电的配线122设置在逻辑芯片112F的布线层中的9半导体层21。此外，半导体器件101F被配置为使得贯通电极11被设置为连接至逻辑芯片[0097]图12示出了具有单层结构的半导体器件101H。半导体器件101H包括逻辑芯片[0099]如上所述，应用本技术的贯通电极11可应用于诸如半导体器件101至101D的成像置在布线层22的前表面侧上的Cu垫124通过Cu_C[0106]在第五步骤中，如图15所示，将通过另一工艺制备的逻辑芯片112A和逻辑芯片[0107]以上步骤使得可以制造具有三层结构的半导体器件101A，其中堆叠传感器芯片[0109]图16是示出根据在应用本技术的半导体器件中使用的贯通电极的第二实施方式(浅沟槽隔离(STI))35设置在半导体层21_2的前表面上，并且贯通电极11_2设置成贯穿元[0112]贯通电极11_2具有与图1的贯通电极11的构造不同的构造，在于热氧化膜46形成体层21_2的内壁表面的表面的内侧形成热氧化膜46[0113]然后，在TSV孔的内壁表面的前表面堆叠绝缘膜42和阻挡金属43，进而埋入导体[0114]热氧化膜46例如通过在热氧化处理中通过加热氧化而将半导体层21_2的前表面耗尽层34的绝缘特性，并且因此可以减少由在TSV孔的处理期间产生的缺陷引起的耗尽层[0123]图18的A所示的贯通电极11a_2通过在热氧化膜46和绝缘膜42之间堆叠与绝缘膜[0128]图19示出具有在由单点划线表示的接合表面处接合的三层结构的半导体器件101_2。半导体器件101_2具有三层结构，其中传感器芯片111设置在第一层中，逻辑芯片112a和112b_2设置在第二层中，逻辑芯片113设置在第三层中，并且具有称为多芯片的配2以及逻辑芯片113包括用于对由传感器芯片111捕获的图像执行信号处理的信号处理电路[0132]图20示出具有在由单点划线表示的接合表面处接合的三层结构的半导体器件感器芯片111的前表面侧和逻辑芯片112A_2[0133]然后，半导体器件101A_2被配置为使得贯通电极11_2被设置为贯穿逻辑芯片[0135]图21示出具有在由单点划线表示的接合表面处接合的三层结构的半导体器件感器芯片111的前表面侧和逻辑芯片112B_2的[0136]然后，半导体器件101B_2被配置为使得贯通电极11_2被设置为贯穿逻辑芯片[0138]图22示出具有在由单点划线表示的接合表面处接合的双层结构的半导体器件101C_2。半导体器件101C_2具有其中传感器芯片111设置在第一层中并且逻辑芯片112C_2[0141]图23示出具有在由单点划线表示的接合表面处接合的双层结构的半导体器件101D_2。半导体器件101D_2具有传感器芯片111设置在第一层并且逻辑芯片112D_2设置在[0142]然后，半导体器件101D_2被配置为使得贯通电极11_2被设置为连接至逻辑芯片112D_2的半导体层21_2内的凸块121的电极并且至少贯穿图16中示出的PN结部的耗尽层[0144]图24示出具有在由单点划线表示的接合表面处接合的四层结构的半导体器件[0145]然后，半导体器件101E_2被配置为使得贯通电极11_2被设置为贯穿存储器芯片115E_2的半导体层21_2，贯通电极11_2被设置为贯穿存储器芯片116E_2的半导体层21_2，[0147]图25示出具有在由单点划线表示的接合表面处接合的双层结构的半导体器件置在第二层中的两层结构，并且具有其中用于电源的配线122设置在逻辑芯片112F_2的布[0148]然后，半导体器件101F_2被配置为使得贯通电极11_2被设置为贯穿存储器芯片接至逻辑芯片112F_2的半导体层21_2内的配线122的电极并且至少贯穿图1中所示的PN结[0153]图27示出具有单层结构的半导体器件101H_2。半导体器件101H_2包括逻辑芯片[0154]然后，半导体器件101H_2被配置为使得贯通电极11_2被设置为贯穿逻辑芯片[0155]如上所述，应用本技术的贯通电极11_2可应用于诸如半导体器件101_2至101D_2[0167]以上步骤使得可以制造具有三层结构的半导体器件101A_[0173]包括一个或多个透镜的光学系统202将来自物体的图像光(入射光)引导至成像元件203以在成像元件203的光接收表面(传感器单过信号处理电路204施加的信号处理获得的图像(图像数据)被供应至监视器205以被显示[0179]例如，如上所述的图像传感器可用于各种情况下用于感测诸如如下所述的可见[0183]用于医疗和保健用途的装置，诸如内窥镜和通过接收红外光执行血管造影术的[0194]贯通电极被配置为使得沿着通孔的内壁表面设置至少对于PN结部具有绝缘性的[0208]贯通电极的至少一端与构成设置在第二半导体芯片中的内部电路的一部分的配[0226]第一半导体芯片和第二半导体芯片设置有包括逻辑电路和存储器的信号处理电[0233]贯通电极被配置为使得沿着通孔的内壁表面设置至少对于PN结部具有绝缘性的导体芯片通过在P型衬底的前表面上形成N型阱或者在N型衬底的前表面上形成P型阱而在