CN110957369B 半导体装置的形成方法 （台湾积体电路制造股份有限公司）

US2016027918A1,2016.01.28US2016027877A1,2016.01.28US2016315081A1,2016一种半导体装置的形成方法包括蚀刻半导体鳍片以形成凹槽；以及形成源极/漏极区域于800℃的温度下外延成长第一半导体材料于凹槽300℃至600℃的温度下顺应性地沉积第二半导包括掺杂的硅锗且与第一半导体材料具有不同2在600℃至800℃的一温度下外延成长一第一半导体材外延成长一第二半导体材料于该第一半导体材料上，该第二半在300℃至600℃的一温度下顺应性地沉积一第三半导体材料于该第二半导体材料之顺应性沉积一第四半导体材料于该第三半导体材料上，该第四半导体2.如权利要求1所述的半导体装置的形成方法，其中该一或多个凹槽包括一第一凹槽有百分之40至50的锗原子百分比以及大于6x1020原子/4.如权利要求1所述的半导体装置的形成方法，其中该一或多个凹槽包括一第一凹槽有百分之60至80的锗原子百分比以及大于8x1020原子/6.如权利要求1所述的半导体装置的形成方法，其中该第8.如权利要求7所述的半导体装置的形成方法，其中该第一半导体层具有大于20nm的厚度，该第一半导体层包括60至80原子百分比的锗浓度，且该第一半导体层包括大于8x至少一源极/漏极区域位于邻近该栅极堆叠的该鳍片之中3 至80原子百分比的锗浓度且具有大于10nm的厚度，其中该第二源极/漏极材料的顶表面的相交晶面之间的一第一角度小于90度，但大于该第一源极/漏极材料的上表面的相交晶面层以及一第二源极/漏极层位于该第一源极/漏极层之上，该第一源极/漏极层具有30至4011.如权利要求10所述的半导体装置，其中该第一源极/漏极层具有小于5x1020原子/该第二源极/漏极材料具有大于8x1020原子/cm313.如权利要求12所述的半导体装置，还包括一源极/漏极接点延伸穿过该第三源极/极区域以及一第二源极/漏极区域，且其中该第一源极/漏极区域的该第一源极/漏极材料与该第二源极/漏极区域的该第一源极/漏极极区域以及一第二源极/漏极区域，且其中该第一源极/漏极区域的该第二源极/漏极材料与该第二源极/漏极区域的该第二源极/漏极16.如权利要求15所述的半导体装置，其中该第二源极/漏极材料包括该第一源极/漏在压力5Torr至50Torr下外延成长一第一半导体材料于该些第一开口之中，该第一半导体材料具有小于5x1020原子/cm3的在压力5Torr至50Torr之下外延成长一第二半导体材料于该第一半导体材料之上，该在压力小于20Torr之下顺应性地沉积一第顺应性沉积一蚀刻停止层于该第三半导体材料上，其中该蚀刻停止层上表面4形成一源极/漏极接点延伸穿过该第二开口以接触该第三半18.如权利要求17所述的半导体装置的形成方法，其中顺应性沉积该蚀刻停止层的步导体材料具有大于1x1020原子/cm3的掺质离子19.如权利要求17所述的半导体装置的形成方法，其中该第一半导体材料与该第二半20.如权利要求17所述的半导体装置的形成方法蚀刻该鳍片以形成一凹槽于邻近该栅极堆叠的沉积一第一源极/漏极层于该凹槽中，该第一源极/漏极层具有3沉积一第二源极/漏极层于该第一源极/漏极层上的该凹槽中，该第二源极/漏极层具沉积一第三源极/漏极层于该第二源极/漏极层上的该凹槽中，该第三源极/漏极层具沉积一第四源极/漏极层于该第三源极/漏极层上的该凹槽中，该第四源极/漏极层具23.如权利要求22所述的半导体装置的形成方法，24.如权利要求21所述的半导体装置的形成方法，其中该第三源极/漏极层包括小于25.如权利要求21所述的半导体装置的形成括蚀刻一凹槽以延伸穿过该第四源极/漏极层并露出该第三源极26.如权利要求21所述的半导体装置的形成方法，其中该第一源极/漏极层在600℃至527.如权利要求21所述的半导体装置的形成方法，其中该第二源极/漏极层在300℃至28.如权利要求21所述的半导体装置的形成方法，第二鳍片之间，且其中该源极/漏极区域的最高表面与该凹谷的最底表面之间所测得的垂6[0003]半导体工业以持续减少最小部件尺寸而改善了各种电子组件(例如晶体管、二极[0004]本发明实施例包括一种半导体装置的形成方法，包括蚀刻半导体鳍片以形成凹600℃的温度下顺应性地沉积第二半导体材料于第一半导体材料之上，第二半导体材料包括掺杂的硅锗且与第一半导体材料具有不同7[0020]图15A及图15B是根据一些实施例示出形成第一源极/漏极层及第二源极/漏极层8第一特征部件与第二特征部件可能未直接接触起伏(例如源极/漏极区域顶表面及融合的源极/漏极区域之间凹谷之间增加了高度差)的源极/漏极区域的工艺。可以外延成长第一源极/漏极层于半导体鳍片中形成的凹槽之中，外延成长第二源极/漏极层于第一源极/漏极层之上，顺应性地沉积第三源极/漏极层于第二源极/漏极层之上，并顺应性地沉积第四源极/漏极层于第三源极/漏极层之上而形成源9[0073]在此所讨论的一些实施例是在使用后栅极(gate-last)工艺所形成的鳍状场效晶环形振荡器(ring-oscillator)元件中使20B、及图21B示出沿图1中所示出的类似剖面B-B，除了多鳍片/鳍状场效晶体管之外。图磷化铟(indiumphosphide)、砷化铟(indiumarsenide)、及/或锑化铟(indium(flowableCVD，FCVD)(例如在远距材料具选择性的蚀刻工艺(例如相较于鳍片52的材料，以较快速度蚀刻绝缘材料54的材[0082]关于图2至图6所描述的工艺仅为可如何形成鳍片52的一范例。在一些实施例[0085]在具有不同井区类型的实施例中，可使用光刻胶或其他掩模(未示出)实现区域层62之上。虚置栅极层62可为导电材料且可选自包括非晶硅、多晶硅(polycrystalline-金属氮化物、金属硅化物、金属氧化物、金属、及其相似物的族群。可以物理气相沉积沉积导电材料的技术沉积虚置栅极层62。虚置栅极层62可由对于蚀刻隔离区域(例如浅沟[0089]图8A至图21C示出制造实施例元件的各附加步骤。图8A至图21C示出任一区域50N[0090]在图8A及图8B中，可使用可接受的光刻及蚀刻技术图案化掩模层64(见图7)以形或鳍片52露出的表面上。可使用热氧化或沉积接着非等向性蚀刻以形成栅极密封间隔物[0092]在形成栅极密封间隔物80之后，可进行轻掺杂源极/漏极(lightlydoped[0094]图10A-图14B示出在区域50P中鳍片52中形成源极/漏极区域98A的各步骤。如图10A-图10C所示出，可以遮蔽区域50N例如n型金属氧化物半导体区域来形成区域50P例如p[0096]可使用成长时原位掺杂以掺质布植第一源极/漏极层90，或使用与前述形成轻掺杂源极/漏极区域工艺类似的工艺，接着退火。第一源极/漏极层90可具有小于约5x1020原[0097]第一源极/漏极层90成长于温度约600℃至约800℃,例如约700℃之下，例如约100秒。可由前驱气体例如硅烷(silane)、二硅烷(disilane)、二氯硅烷[0099]可使用成长时原位掺杂以掺质布植第二源极/漏极层92，或使用与前述形成轻掺杂源极/漏极区域工艺类似的工艺，接着退火。第二源极/漏极层92可具有大于约6x1020原[0100]第二源极/漏极层92成长于温度约600℃至约800℃,例如约700℃之下，性化学气相沉积工艺或其相似工艺沉积第三源极/漏极层94。在代表性实施例中可使用蚀积工艺非选择性成长第三源极/漏极层94，接着以蚀刻步骤从虚置介电层60、栅极间隔物[0103]可使用沉积时原位掺杂以掺质布植第三源极/漏极层94，或使用与前述形成轻掺杂源极/漏极区域工艺类似的工艺，接着退火。第三源极/漏极层94可具有大于约8x1020原[0104]第三源极/漏极层94沉积于温度约300℃至约600℃,例如约450℃之下，极层96的源极/漏极区域98A。可使用顺应性工艺例如化学气相沉积(chemicalvapor[0107]可使用沉积时原位掺杂以掺质布植第四源极/漏极层96，或使用与前述形成轻掺杂源极/漏极区域工艺类似的工艺，接着退火。第四源极/漏极层96可具有大于约1x1020原[0108]第四源极/漏极层96沉积于温度约300℃至约600℃,例如约450℃之下。区域98A内刻面底表面与鳍片52底部之间的高度H5大于约25nm。源极/漏极区域98A外刻面[0111]根据上述的实施例所形成的源极/漏极区域98A在参考剖面C-C中可具有波状轮廓区域98B可以现有的方法形成。可以遮蔽区域50P例如p型金属氧化物半导体区域来形成区域50N例如n型金属氧化物半导体区域之中的源极/漏极区域98B，并蚀刻区域50P中鳍片52于上述的第四源极/漏极层96。源极/漏极区域98B包括第一源极/漏极层95与第二源极/漏约1021cm-3的杂质浓度。源极/漏极[0114]由于用以形成区域50N中源极/漏极区域98B的外延工艺，源极/漏极区域98B的上面造成相同鳍状场效晶体管的邻近源极/漏极区域98B融合。在其他实施例中(未分别示料可包括磷硅酸盐玻璃(phosphosilicateglass，PSG)、硼硅酸盐玻璃(borosilicate艺形成其他绝缘材料。在一些实施例中，接点蚀刻停止层(contactetchstoplayer，[0117]在图17A及图17B中，可进行平坦化工艺例如化学机械研磨以使第一层间介电层100的顶表面与虚置栅极72或掩模层74的顶表面齐平。平坦化工艺亦可移除虚置栅极72上(例如核心逻辑区域)中从凹槽102移除虚置介电层60，并在晶粒的第二区域(例如输入/输例如，蚀刻工艺可包括使用反应气体选择性蚀刻虚置栅极72而不蚀刻第一层间介电层100间介电层100的顶表面上形成栅极介电层104。根据一些实施例，栅极介电层104包括氧化Pb、或上述的组合的金属氧化物或硅化物。栅极介电层104的形成方法可包括分子束沉积可进行平坦化工艺例如化学机械研磨以移除栅极介电层104以及栅极电极106材料的多余[0121]在区域50N及区域50P中可同时发生形成栅极介电层104，使得每一区域中栅极介极电极106可为不同材料。当使用不同工艺时，可使用不同遮蔽步骤遮蔽并露出合适的区极堆叠正上方以及栅极间隔物86相对部分之间形成凹槽。栅极掩模110包括一或多层介电料延伸于第一层间介电层100之上的多余部分。后续形成的栅极接点114(图21A-图21C)穿以及第四源极/漏极层96或第二源极/漏极层97(未分别示出)形成源极/漏极接点116开口，以及通过第二层间介电层112及栅极掩模110形成栅极接点114开口。可使用可接受的光刻口之中。衬层可包括钛、氮化钛(titaniumnitride)、钽(tantalum)、氮化钽(tantalum化学机械研磨以从第二层间介电层112的表面移除多余的材料。余留的衬层及导电材料在在源极/漏极区域98A与源极/漏极接点116之间的界面以及源极/漏极区域98B与源极/漏极接点116之间的界面形成硅化物118。源极/漏极接点116物理性且电性耦接至源极/漏极区艺中或在相同工艺中形成源极/漏极接点116及栅极接点114。虽然示出为在相同剖面中形[0124]如上所述，源极/漏极区域98A可具有增加的波状起伏(例如源极/漏极区域98A顶中，第一半导体材料在压力5Torr至50Torr下外延成长，以及第二半导体材料在压力大于度，第二半导体层包括40至50原子百分比的锗层包括60至80原子百分比的锗浓度，第三半导体层包括大于8x1020原子/cm3的硼掺质浓包括大于1x1020原子/cm3的硼掺质浓源极/漏极区域位于邻近栅极堆叠的鳍片之中，至少一源极/漏极区域包括第一源极/漏极漏极材料包括第一源极/漏极层以及第二源极/漏极层位于第一源极/漏极层之上，第一源极/漏极层具有30至40原子百分比的锗浓度且具有1至10nm的厚度，第二源极/漏极层具有小于5x1020原子/cm3的掺质离子浓度，第二源极/漏极层具有大于6x10二源极/漏极材料包括第一源极/漏极区域及第二源极/漏极区域之间的凹谷，以及第一源极/漏极区域最高表面与凹谷之间所测得的第一高度源极/漏极区域于第一开口之中，形成源极/漏极区域包括在压力5Torr至50Torr下外延成源极/漏极区域包括第一源极/漏极区域及第二源极/漏极区域，在外延成长第二半导体材第二源极/漏极区域的第二刻面之间的角度小于例为基础来设计或修饰其他工艺及结构，并以此达到相同的目的及/或达到与在此介绍的