CN111788698B 半导体装置及半导体装置的制造方法 （株式会社半导体能源研究所）

2020.08.28PCT/IB2019/0513972019.02.21WO2019/171196JA2019.09.12A,2013.09.09A,2015.02.19A,2016.11.24第四绝缘体及第五绝缘体中设置有到达第二氧与第二氧化物不重叠的区域的第四绝缘体的至域的第三氧化物的至少一部分与第一绝缘体接2所述第三绝缘体以隔着所述第三氧化物覆盖所述开口的内壁所述第三导电体以隔着所述第三氧化物及所述第三绝缘体嵌入所述开口在所述晶体管的沟道长度方向上，所述第四绝缘体与所述第二在所述晶体管的沟道宽度方向上，以所述第一绝缘体的底面高电体与所述第二氧化物不重叠的区域的所述第三导电体的底面高度低于所述第二氧化物在所述晶体管的沟道宽度方向上，所述第三氧化物与所述第二其中所述第三氧化物具有包括第一层及第二并且所述第二层中的构成元素中的In的原子个数比小于所述第一层中的构成元素中3导电体的顶面的至少一部分及所述第五绝缘体的顶面的至少一其中，所述第二氧化物包括第一区域、第二区域及位于所述第所述第一区域及所述第二区域的电阻低于所所述导电体以与所述第三区域重叠的方式设置在所述第三区域所述第三氧化物的一部分及所述第三绝缘体的一部分设置在所述导电体的侧面与所所述第四绝缘体包括与所述第一区域及所述第二区域接触在所述晶体管的沟道宽度方向上，以所述第一绝缘体的与所述第二氧化物不重叠的区域的所述导电体的底面高度低于所述第二氧化物的底面高在所述晶体管的沟道宽度方向上，所述第三氧化物与所述其中所述第一区域及所述第二区域比所述第其中所述第四绝缘体具有包括第三层及第四其中所述第三氧化物具有包括第一层及第二4并且在所述第二层中相对于元素M的In的原子个数比小于所述第一层中的相对于元素其中所述第四绝缘体具有包括第三层及第四其中所述第三氧化物具有包括第一层及第二其中所述第三氧化物具有包括第一层及第二5照非专利文献1至非专利文献3)。非专利文献1及非专利文献2中公开了一种使用具有CAAC结构及nc结构的结晶性更低的氧化物半导体中也具[0006]将IGZO用于活性层的晶体管具有极低的关态电流(参照非专利文献6)，已知有利[0009][非专利文献1]S.Yamazakietal.,“SIDSymposiumDigestofTechnical2014,volume53,Number4S,p.04E[0011][非专利文献3]S.Itoetal.,“TheProceedingsofAM-FPD’13Digestof[0012][非专利文献4]S.Yamazakietal.,“ECSJournalofSolidStateScience[0014][非专利文献6]K.Katoetal.,“JapaneseJournalofAppliedPhysics”,62012,volume51,p.02[0015][非专利文献7]S.Matsudaetal.,“2015SymposiumonVLSITechnology[0016][非专利文献8]S.Amanoetal.,“SIDSymposiumDigestofTechnical三导电体与第二氧化物不重叠的区域的第三导电体的底面高度低于第二氧化物的底面高7第一区域与第二区域之间的第三区域。第一区域及第二区域的电阻比第三区域的电阻低。于元素M的In的原子个数比小于第一层中的相对于元素M的8[0037][图4]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0038][图5]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0039][图6]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0040][图7]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0041][图8]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0042][图9]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0043][图10]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0044][图11]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0048][图15]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0049][图16]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0050][图17]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0051][图18]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0052][图19]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0053][图20]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0054][图21]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面[0055][图22]是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截面9有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部中所示的连接关系等)，附图或文中所示的连接关系以外的连接关系也包含于附图或文中[0074]另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等[0075]注意，沟道长度例如是指晶体管的俯视图中的半导体(或在晶体管处于导通状态[0076]沟道宽度例如是指在晶体管的俯视图中半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者沟道形成区域中的垂直于沟道长化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体位时流过晶体管的每沟道宽度1μm的电流在室温下为1×10-20A以下，在85℃下为1×10-18A[0088]以下对根据本发明的一个方式的包括晶体管200的半导体装置的一个例子进行说[0090]图1A至图1C是根据本发明的一个方式的晶体管200及晶体管200周围的俯视图及[0096]如图1所示，晶体管200包括设置在衬底(未图示)上的绝缘体216、以嵌入绝缘体导电体260b)、与氧化物230b的顶面的一部分接触的导电体242a及导电体242b、与绝缘体缘体274的氢和氧中的一方或双方的透过性优选都比绝缘化物230b以及设置在氧化物230b上且其至少一部分与氧化物230b的顶面接触的氧化物[0103]由于将氧化物半导体用于沟道形成区域的晶体管200在非导通状态下的泄漏电流可以提供在电特性变动得到抑制而具有稳定的电特性的同时可靠性得到提[0106]另外，在包含在以与氧化物230上接触的方式设置并被用作源电极或漏电极的导能在氧化物230和导电体242之间或氧化物230的表面附近部分地形成低电阻区域。在此情形成作为低电阻区域的区域243(区域243a及区域243b)。氧化物230包括用作晶体管200的沟道形成区域的区域234以及包括区域243的至少一部分且用作源区域或漏区域的区域231体224的侧面和绝缘体222的顶面的一部分接触。通过采用上述结构，绝缘体280由绝缘体域234重叠的区域中的导电体260的底面的高度和导电体242a及导电体242b的每一个的顶面的高度之间的差异为0nm以上且30nm以下或0nm以上且15叠的区域中的导电体260的底面高度优选低于氧化物230b的底面高度。通过采用被用作栅电极的导电体260隔着氧化物230c及绝缘体250覆盖沟道形成区域的氧化物230b的侧面及及氧化物230b与导电体260不重叠的区域中的导电体260的底面高度低于氧化物230b的底图1C所示，导电体205优选延伸到与沟道宽度方向交叉的氧化物230的端部的外侧的区域。[0121]通过具有上述结构，可以由被用作第一栅电极的导电体260的电场和被用作第二电极及第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surroundedchannel2等体224等中的氧扩散到与绝缘体214相比导电体205的侧面接触的部分设置与绝缘体214相同的绝缘体的结构。通过采用这种结构，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400缘体222具有抑制氧或杂质的扩散的功能，可以减少氧化物230所具有的氧扩散到衬底一[0135]绝缘体222优选使用作为绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘33设置于绝缘体280等中的开口时能够用作蚀刻停止膜的厚度或者为不会使绝缘体216或导[0140]氧化物230包括氧化物230a、氧化物230a上的氧化物230b及氧化物230b上的氧化在氧化物230c的上方的结构物扩散到氧化物用于氧化物230a的金属氧化物中，构成元素中的元素M的原子个数比优选大于用于氧化物化物中的相对于In的元素M的原子个数比优选大于用于氧化物230b的金属氧化物中的相对原子个数比优选大于用于氧化物230a的金属氧化物中的相对于元素M的In的原子个数比。用于氧化物230c的金属氧化物中，构成元素中的元素M的原子个数比优选大于用于氧化物用于氧化物230c的金属氧化物中的In与元素M化物230a及氧化物230c2的导带底比氧化物230b及氧化物230c1的导带底更接近真空能级。另外，换言之，氧化物230a及氧化物230c2的电子亲和势优选小于氧化物230b及氧化物氧化物230c1优选使用可用于氧化物230b的金属及氧化物230b与氧化物230c的界面的混合层的缺230b为In-Ga-Zn氧化物的情况下，作为氧化物230a及氧化物230c可以使用In-Ga-Zn氧化结构时，例如，可以使用In-Ga-Zn氧化物和该In-Ga-Zn氧化物上的Ga-Zn氧化物的叠层结[0148]此时，载流子的主要路径为氧化物230b。或者，当氧化物230c具有包括氧化物[0150]在氧化物230b上设置被用作源电极及漏电极的导电体242(导电体242a及导电体[0152]绝缘体254与绝缘体214等同样地优选被用作抑制水、氢等杂质从绝缘体280一侧氧化物230a及氧化物230b的侧面以及绝缘体224的顶面接触。通过采用这种结构，绝缘体功能(不容易使上述氧透过)。例如，绝缘体254的氧透过性优选比绝缘体280或绝缘体224[0154]绝缘体254优选通过溅射法形成。通过在包含氧的气氛下使用溅射法形成绝缘体[0156]如此，通过由对氢具有阻挡性的绝缘体254覆盖绝缘体224及氧化物230，绝缘体过使用溅射法，可以在不使用氧或臭氧等氧化性高的气体作为沉积气体的状态下形成膜，ALD法是覆盖性良好的成膜方法，所以可以防止因第一层的凹凸而产生断开等。在绝缘体为绝缘体250以与氧化物230c的至少一部分接触的方式设置因加热而释放氧的绝缘体，可以抑制因绝缘体250中的氧所导致的导电化硅等用于绝缘体250的情况下，作为上述金属氧化物优选使用作为相对介电常数高的high-k材料的金属氧化物。通过使栅极绝缘体具有绝缘体250与上述金属氧化物的叠层结以降低上述金属氧化物的电阻值使其变为导电体。上述导电体可以称为OC(Oxide设置绝缘体250及上述金属氧化物的叠层结构，可以容易调节导电体260与氧化物230之间的物理距离及从导电体260施加到氧化物230的电化物230的氧化物半导体低电阻化来将其用作上述氮分子(N22等电体240a及导电体240b。导电体240a及导电体240b以中间夹着导电体260的方式设置。另式设置有绝缘体241a，以与其侧面接触的方式形成有导电体240a的第一导电体。导电体电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况[0201]注意，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metal为非单晶氧化物半导体例如有CAAC-OS、多晶氧化物半导体、nc-OS(nanocrystallineoxidesemiconductor)、a-likeOS(amorphous-likeoxidesemiconductor)及非晶氧化[0206]此外，CAAC-OS趋向于具有层叠有包含铟及氧的层(下面称为In层)和包含元素M、时因杂质的进入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧缺陷(也称[0210]a-likeOS是具有介于nc-OS与非晶氧化物半导体之间的结构的金属氧化物。a-为沟道形成区域使用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。分析法(SIMS：SecondaryIonMassSpectrometry)得到的金属氧化物中的碱金属或碱土金属的浓度(利用SIMS测得的浓度)为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以[0218]非专利文献1及非专利文献2中报告了2009年发现了具有CAAC结构的In-Ga-Zn氧[0220]非专利文献4及非专利文献5示出分别对上述CAAC-IGZO、nc-IGZO及结晶性低的全的非晶结构(completelyamorphousstructure)的存在。再者，公开了与结晶性低的为晶体管的半导体优选使用CAAC-IGZO薄膜或nc-[0221]非专利文献6公开了使用金属氧化物的晶体管在非导通状态下的泄漏电流极低，公开了一种应用了使用金属氧化物的晶体管的泄漏电流低这一特性的低功耗CPU等(参照[0223]CAAC结构及nc结构的发现有助于使用CAAC结构或具有nc结构的金属氧化物的晶用上述晶体管的泄漏电流低这一特性将该晶体管应用于显示[0225]接着，参照图4至图11说明图1所示的根据本发明的一个方式的包括晶体管200的示出沿着A中的点划线A1-A2的部分的截面图，该截面图相当于晶体管200的沟道长度方向[0227]注意，CVD法可以分为利用等离子体的等离子体CVD(PECVD：PlasmaEnhancedCVD法可以根据使用的源气体分为金属CVD(MCVD：MetalCVD)法及有机金属CVD(MOCVD：时，可以在成为导电体205的导电膜上形成成为硬掩模材料的绝缘膜或导电膜且在其上形[0237]作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(CCP：置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(ICP：InductivelyCoupledPlasma)蚀[0240]接着，通过对成为绝缘体216的绝缘膜进行CMP(ChemicalMechanical面露出。由此，可以形成其顶面平坦的导电体205及与导电体205的侧面接触的绝缘体216的导电膜的下层，即使作为后面说明的成为导电体205的导电膜的上层的导电膜使用铜等时，可以抑制晶体管200的周围的结构体所包含的氢及水通过绝缘体222扩散到晶体管200[0255]接着，在绝缘膜224A上依次形成成为氧化物230a的氧化膜230A以及成为氧化物In-M-Zn氧化物靶材等。此外，靶材与直流(DC)电源或高频(RF)电源等的交流(AC)电源连利用溅射法使用In:Ga:Zn＝4:2:4.1[原子个数比]的In-Ga-Zn氧化物靶材形成氧化膜230B。上述氧化膜可以根据氧化物230所需的特性适当地选择成膜条件及原子个数比来形242B的侧面与绝缘体222的顶面所形成的角度优选为60度以上且低于70度。通过采用这种面具有3nm以上且10nm以下，更优选为5nm以上且6nm以下的曲率半径。当端部不具有角部的氧化膜可以根据氧化膜230C所需的特性利用与氧化膜230A或氧化膜230B相同的成膜方体260隔着氧化物230c及绝缘体250以嵌入上述开口的的形成方法形成与绝缘体274由相同材料构成的绝缘膜，接着利用上述加热处理条件进行只在上述开口残留该导电膜，由此可以形成其顶面平坦的导电体240a及导电体240b(参照[0296]图12是根据本发明的一个方式的晶体管200A及晶体管200A周围的俯视图及截面成材料可以使用<半导体装置的结构实例1>(导电体260a及导电体260b)、与氧化物230b的顶面的一部分接触的导电体242a及导电体[0302]晶体管200A与晶体管200的不同之处在于：绝缘体254采用绝缘体254a及绝缘体性材料。通过采用该三个层的叠层结构，可以抑制绝缘体254b中的过剩氧扩散至绝缘体254a及绝缘体254c的外侧。因此，可以将绝缘体254b包含的过剩氧高效地供应给氧化物地设计绝缘体254所使用的绝缘性材料的组合及叠氧化物。通过在绝缘体250与氧化物230c1之间设置氧化物230c2，可以抑制包含在绝缘体并且氧化物230c1及氧化物230c2中的结晶的c轴朝向与氧化物230c1及氧化物230c2的被形用的金属氧化物中，通过使构成元素中的In的原子个数比小于氧化物230c1所使用的金属氧化物的构成元素中的In的原子个数比，可以抑制In扩散至绝缘体250一侧。由于绝缘体280a和设置在绝缘体280a上的绝缘体280b时，绝缘体280a优选包括过剩氧区域。绝缘体[0318]以下对根据本发明的一个方式的包括晶体管200B的半导体装置的一个例子进行[0320]图13A至图13D是根据本发明的一个方式的晶体管200B及晶体管200B周围的俯视绝缘体280中设置有以与区域243a及区域243b之间的区域重叠的晶体管200B中导电体260以嵌入形成于绝缘体280及绝缘体254中的开口以及夹在区域243a[0335]由于将氧化物半导体用于沟道形成区的晶体管200B的非导通状态下的泄漏电流素中优选使用的是硼及磷。在添加硼及磷时可以使用非晶硅或低温多晶硅的生产线的装体260重叠。在此，区域243的上述元素的浓度优选等于或高于氧化物230中的不形成区域中的不形成区域243的部分的氧缺陷量。由此，与氧化物230中的不形成区域243的部分相区域称为区域231(区域231a及区域231b)，将区域234和区域231之间的区域称为区域232[0340]通过采用这种结构，可以防止在氧化物230的沟道形成区域和源区域或漏区域之行高温的加热处理时有可能由金属形成的源电极及漏电极被氧化而导致晶体管200B的通体装置在形成晶体管200B之后可以进行施加750℃以上且800℃以下左右的高温时包含在区域243中的氧缺陷可以俘获包含在被用作沟道形成区域的区域234的氢。由此，[0346]另外，绝缘体254可以采用包括绝缘体254a及绝缘体254b的叠层结构。在该情况优选在绝缘体254a上以与绝缘体280接触的方式设置。当绝缘体254具有上述叠层结构时，[0347]另外，绝缘体254a可以具有对绝缘体224、氧化物230a及氧化物230b供应氧的功制给晶体管的电特性及晶体管的可靠性带来230b不重叠的区域中的导电体260的底面高度优选低于氧化物230b的底面高度。通过采用被用作栅电极的导电体260隔着氧化物230c及绝缘体250覆盖沟道形成区域的氧化物230b的侧面及顶面的结构，该结构容易使导电体260的电场作用于氧化物230b的区域234整体。电体260重叠的区域中的导电体260的底面的高度和氧化物230b的底面的高度之差记作T2，晶体管200B的沟道宽度方向上，以绝缘体222的底面为基准，易于使氧化物230a及氧化物[0375]接着，在绝缘膜254A上形成成为绝缘体254b的绝缘膜254B(参照图16)。绝缘膜在氧化物230b的不与伪栅极层262A重叠的区域中形成包含掺杂剂257的区域243a及区域[0383]作为掺杂剂257可以使用形成上述氧缺陷的元素或者与氧缺陷键合的元素等。作体214的顶面方式添加掺杂剂，可以容易地在与伪栅极层262A重叠的区域的一部分形成区254A及绝缘膜254B具有过剩氧的情况下，有时由于掺杂剂257可以抑制向外部的过剩氧的[0390]接着，去除伪栅极262及与伪栅极262重叠的绝缘膜254A及绝缘膜254B的一部分，膜时的衬底温度，还用于表示成膜装置的设定温度。例如，在300℃的温度下形成氧化膜特性利用与氧化膜230A或氧化膜230B相同的成膜方法形成。作为氧化膜230C1及氧化膜化物和不包含In的氧化物的叠层结构。利用溅射法使用In:Ga:Zn＝1:3:4[原子个数比]、In:Ga:Zn＝4:2:4.1[原子个数比]、Ga:Zn＝2:1[原子个数比]或Ga:Zn＝2:5[原子个数比][0394]也就是说，可以使用与氧化膜230B的形成所使用的靶材相同的靶材形成氧化膜[0397]接着，优选在形成绝缘膜250A之前进行加热处理。加热处理优选在100℃以上且缘膜250A、导电膜260A及导电膜260B进行抛光，形成氧化物230c(氧化物230c1及氧化物以覆盖到达氧化物230b的开口的内壁(侧壁及底面)的方式配置。绝缘体250隔着氧化物体280的氧有时通过氧化物230c1被供应给氧化物230b中的区域234。另外，通过对绝缘体成方法形成与绝缘体274由相同材料构成的绝缘膜，接着利用上述加热处理条件进行加热所示的包括晶体管200的半导体装置相同，所以省略对形成上述开口之后的工序的详细说[0416]图23示出使用作为本发明的一个方式的晶体管的半导体装置(存储装置)的一个[0417]晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体管300的栅极及晶体管200的源极和漏极中的另一方与电容器100的一个电极电连接，布线源极和漏极中的另一方与电容器100的电极中一方连[0419]图23所示的半导体装置具有通过晶体管200的开关能够保持晶体管300的栅极(节绝缘体315、由衬底311的一部分构成的半导体区域313以及用作源区域或漏区域的低电阻[0426]电容器100设置在晶体管200的上方。电容器100包括用作第一电极的导电体110、成与具有阻挡性的导电体以及与导电性高的导电体[0430]例如，绝缘体130优选使用氧氮化硅等绝缘耐压力高的材料和高介电常数(high-绝缘体322、绝缘体324及绝缘体326中嵌入有与电容器100或晶体管200电连接的导电体氮的氧化硅或具有空孔的氧化硅和树脂的叠层结构。由于氧化硅及氧氮化硅具有热稳定电阻率为1.0×1012acm以上且1.0×1015acmacm以下，更优选为1.0×1013acm以上且5.0×1013acm以下的绝缘体。在绝缘体130和绝缘体150的一方或双方具有上述电阻率时，该绝缘体维持绝缘性的同时使积累晶体管200、体218等电连接的导电体240即可。绝缘体140可以使用与绝缘体130或绝缘体150同样的材可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化氧区域的绝缘体的导电体之间设置具有阻挡由于绝缘体241存在于绝缘体280及绝缘体281与导电体240之间，因此可以抑制导电体240[0455]图24示出使用作为本发明的一个方式的晶体管的半导体装置(存储装置)的一个置1]所示的半导体装置(存储装置)的结构、材料等共通的[存储装置2]所示的半导体装置所示的存储装置除了包括图23所示的晶体管200、晶体管300及电容器100的半导体装置以及第二栅极与源极二极管连接并且晶体管400的源极与晶体管200的第二栅极连接的结构。体管200的源极和漏极中的另一个与电容器100的一个电极电连接，布线1005与电容器100[0461]此外，通过将图25所示的存储装置与图23所示的存储装括：用作第一栅电极的导电体460(导电体460a及导电体460b)；用作第二栅电极的导电体[0464]在晶体管400中，导电体405与导电体205形成在相同的层。绝缘体424a及绝缘体424b与绝缘体224形成在相同的层。氧化物431a及氧化物432a与氧化物230a形成在相同的同的方法形成绝缘体222和绝缘体254。通过使用相同的材料及相同的方法形成绝缘体222[0471]通过采用该结构，可以防止绝缘体224中的过剩氧扩散到绝缘体254及绝缘体222所示的存储装置除了包括图24所示的晶体管200、晶体管300及电容器100的半导体装置以的结构具有相同功能的结构附记相同的符号。另外，与[存储装置3]所示的存储装置的结括：用作第一栅电极的导电体460(导电体460a及导电体460b)；用作第二栅电极的导电体431b及氧化物432b与氧化物230b形成在相同层。区域443a及区域443b与区域243a及区域半导体的晶体管(以下有时称为OS晶体管)及电容器的存储装置(以下有时称为OS存储装置)进行说明。OS存储装置是至少包括电容器和控制该电容器的充放电的OS晶体管的存储[0482]图27A示出OS存储装置的结构的一个例子。存储装置1400包括外围电路1411及存路具有对布线进行预充电的功能。读出放大器具有放大从存储单元读出的数据信号的功内容。被放大的数据信号作为数据信号RDATA通过输出电路1440输出到存储装置1400的外[0484]对存储装置1400从外部供应作为电源电压的低电源电压(VSS)、外围电路1411用[0487]另外，虽然在图27A中示出在同一平面上形成外围电路1411和存储单元阵列1470用1OS晶体管1电容器型存储单元的DRAM称为DOSRAM。图28A所示的存储单元1471包括晶体[0491]晶体管M1的第一端子与电容器CA的第一端子连接，晶体管M1的第二端子与布线元MC也可以采用如图28B所示的存储单元1472那样的晶体管M1的背栅极不与布线BGL连接，[0497]图28D至图28G示出2晶体管1电容器的增益单元型存储单元的电路结构实例。图益单元型存储单元的存储装置称为NOSRAM(注册商标)(NonvolatileOxide[0498]晶体管M2的第一端子与电容器CB的第一端子连接，晶体管M2的第二端子与布线优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M2的背栅极施加电位的布存储单元MC也可以采用如图28E所示的存储单元1475那样的晶体管M2的背栅极不与布线例如，存储单元MC也可以具有如图28G所示的存储单元1477那样的将布线WBL和布线RBL组[0502]另外，晶体管M3也可以是在沟道形成区域中包含硅的晶体管(以下有时称为Si晶存储单元阵列1470中可以只使用n型晶体[0516]此外，因为在同一芯片上设置有CPU1211和GPU1212，所以可以缩短CPU1211和GPU1212之间的布线，并可以以高速进行从CPU1211到GPU1212的数据传送、CPU1211及GPU1212所具有存储器之间的数据传送以及GPU1212中的运算结束之后的从GPU1212到[0517]模拟运算部1213具有模拟/数字(A/D)转换电路和数字/模拟(D/A)转换电路中的[0518]存储控制器1214具有用作DRAM1221的控制器的电路及用作闪存1222的接口的电[0523]GPU模块1204因具有使用SoC技术的芯片1200而可以减少其尺寸。此外，GPU模块存储器芯片1114及控制器芯片1115。通过在基板1113的背面一侧也设置存储器芯片1114，[0529]图30D是SSD的外观示意图，图30E是SSD的内部结构的示意图。SSD1150包括外壳[0534]根据本发明的一个方式的GPU或芯片可以安装在各种各样的电子设备。作为电子[0536]本发明的一个方式的电子设备也可以包括传感器(该传感器具有测定如下因素的[0539]图31A示出信息终端之一的移动电话机(智能手机)。信息终端5500包括外壳5510[0546]图31C示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外[0551]通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5200，可以实现低功[0555]虽然图31D示出便携式游戏机作为游戏机的一个例子，但是应用本发明的一个方式的GPU或芯片的游戏机不局限于此。作为应用本发明的一个方式的GPU或芯片的游戏机，[0557]本发明的一个方式的GPU或芯片可以应用于作为移动体的汽车及汽车的驾驶席周[0560]通过将由设置在汽车5700的摄像装置(未图示)拍摄的影像显示在显示面板5704[0561]因为可以将本发明的一个方式的GPU或芯片用作人工智能的构成要素，例如可以[0562]虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽[0566]虽然在图31F中示出超高频率(UHF)天线作为天线5650，但是可以使用BS及110度[0567]电波5675A及电波5675B为地面广播电视信号，电波塔5670放大所接收的电波人工智能的广播电视系统。当从广播电视台5680向每个家庭的TV5600发送广播电视数据[0569]上述利用人工智能的广播电视系统适合用于广播电视数据量增大的超高清晰度