CN113169161B 半导体封装件、其制造方法及半导体装置 （三菱电机株式会社）

2021.05.21PCT/JP2018/0433912018.11.26WO2020/110170JA2020.06.04JP2006190712A,2006.07.20目的在于提供能够实现半导体封装件的成于第2基板的与导体基板相反侧的面，个数小于它们配设于第2基板的与导体基板相反侧的面，选择性地将多个第1中继焊盘和多个第2中继焊2及控制焊盘，其用于对在所述第1主电极部和所述第2主电极部之间流动的电流进行控多个第1中继焊盘，它们配设于所述第2基板的多个第2中继焊盘，它们配设于所述第2基板的与将所述多个半导体元件和所述导体基板接合的接合材料的熔点比焊料所述多个半导体元件和所述导体基板通过银类材料或铜类材料进行所述多个半导体元件和所述导体基板通过银类材料或铜类材料进行所述多个半导体元件和所述导体基板被进行了所述多个半导体元件和所述导体基板被进行了还具有保护膜，该保护膜覆盖所述多个半导体元件的端部，并3在所述导体基板的所述第1主面中的除了与所述多个半导体元件及所述配线用元件接所述碳纤维沿所述多个半导体元件的所述第1基板的平面方向排列。所述大于或等于3个金属膜中的在层叠方向上位于内侧的金属膜的线膨胀系数比在该所述第2金属膜及所述第3金属膜作为主要材料所述多个第1导体部件及所述多个第2导体部件作为主要材料所述多个第1导体部件和所述多个半导体元件的所述第1主电极部通过焊料进行了接所述多个半导体元件作为所述化合物半导体的主要材料426.一种半导体封装件的制造方法，其是权利要求3或4所述的半导体封装件的制造方将所述多个半导体元件和所述导体基板接合的烧结接合是不伴随加压地使用银类材27.一种半导体封装件的制造方法，其是权利要求7所述的半导体封装件的制造方法，在将所述多个半导体元件及所述配线用元件接合于所述导体基28.一种半导体封装件的制造方法，其是权利要求8所述的半导体封装件的制造方法，在将所述多个半导体元件及所述配线用元件接合于所述导体基29.一种半导体封装件的制造方法，其是权利要求1在形成了所述多个第1导体部件后，进行检测所述多个半导体元件内的缺陷的筛选试至少1个所述半导体封装件构成为，作为单位而包含构成全桥电路的6个半导体封装还具有第1电路图案，该第1电路图案通过焊料与从所述封装材将所述第1导体部件的所述露出面和所述主端子电连接的所述导线作为主要材料包含5所述第1导体部件的所述露出面和所述导体框架通过焊料进所述第1导体部件的所述露出面和所述导体框架被进行了超绝缘基板，其与所述第1导体部件的所述露出面及所述第2导体部所述第1导体部件的所述露出面和所述第2电路图案通过焊料进所述第2导体部件的所述露出面和所述第3电路图案通过焊料进6[0003]另一方面，在使用了碳化硅(SiC)的MOSFET(MetalOxideSemiconductorField由导线将信号输入至绝缘基板之上的信号配线图板的与所述导体基板相反侧的面，通过导线与所述多个半导体元件的所述控制焊盘连接；体基板相反侧的所述面，选择性地将所述多个第1中继焊盘和所述多个第2中继焊盘连接，导体部件的与所述导体基板相反侧的面即露出面、及所述导体基板的与所述第1主面相反7面以配线用元件4的个数为1个进行说明，但只要是比多个半导体元件3的个数少的数量即[0025]多个半导体元件3各自包含第1基板即半导体基板31、第1主电极部即表面电极的至少1者也可以进一步包含未图示的电流感测[0026]表面电极32f配设于半导体基板31的与导体基板2相反侧的面即表面。表面电极8[0028]控制焊盘34c是用于对在表面电极32f和背面电极33b之间流动的电流进行控制的的例子中，多个第2中继焊盘43r沿配线用基板41中的与半导体封装件1的外侧接近的缘部[0033]多个内部配线44i在配线用元件4的内部选择性地将多个第1中继焊盘42r和多个体基板2的第2主面2S2与半导体封装件的第1表面1S1对应，多个导体板38的露出面及多个导体片48的露出面与半导体封装件1的第2表[0038]从封装材料6露出多个导体板38及多个导体片48的一部分的结构例如是通过研磨工序形成的，该研磨工序是在利用成为封装材料6的封装部件覆盖了成为多个导体板38及的封装材料6的高度比导线5的线环高度h充分高，并且导线5没有从封装材料6露出的程度[0039]在本实施方式1中，将多个半导体元件3和导体基板2接合的接合材料21的熔点比9没有气泡地将半导体元件3和导体基板2密接。之后，不进行加压地在200℃~300℃的温度构中，将多个半导体元件3和导体基板2接合的烧结接合是在没有伴随加压的情况下进行板2和多个半导体元件3接合的烧结接合是伴随加[0043]此外，导体基板2和多个半导体元件3也可以不进行烧结接合而是进行扩散接元件4和导体基板2接合的接合材料22也可以与接合用元件4的多个第2中继焊盘43r例如通过焊料47进行接合。多个导体板38及多个导体片48的厚度即上述研磨工序后的多个导体板38的厚度d及多个导体片48的厚度充分大于导线5构中，半导体元件3也可以例如包含续流用SBD(Schottkybarrierdiode)来替代体二极[0049]配线用元件4的配线用基板41例如也可以是作为主要材料包含硅(Si)的硅基板[0052]图3是表示本实施方式1涉及的使用了半导体封装件1的半导体装置7的结构的斜个半导体封装件1也可以是作为单位而包含构成全桥电路的6个半导[0054]树脂壳体71及绝缘基板72构成具有在上方开口的空间的容器体。第1主电流电路如通过焊料与半导体封装件1的第1表面1S1中的从封装材料6露出的导体基板2的第2主面[0055]电路图案75通过导线76与半导体封装件1的第2表面1S2中的导体板38的露出面[0056]信号端子79通过导线78与半导体封装件1的第2表面1S2中的导体片48的露出面(图2)连接。将导体片48的露出面和信号端子79电连接的导线78例如也可以是装置7外部与包含半导体封装件1及半导体封装件1周边的接合构造在内的半导体装置7内[0060]根据本实施方式1涉及的半导体封装件1，通过利用例如包含Si的配线用元件4对[0064]在配线用元件4的配线用基板41作为主要材料包含Si的结构中，能够通过现有的[0065]在配线用元件4的配线用基板41包含树脂的结构中，由于能够将事先接合有导体配设于树脂基板表面的多个第1中继焊盘42r及多个第2中继焊盘43r包含铜材料的情况下，半导体元件3进行动作的情况下的接合材料21的劣化进行抑制，因此能够改善半导体封装改善半导体元件3和封装材料6的密合性，还由于得到应力缓冲而能够改善半导体封装件1导体封装件1与半导体封装件1外部的电路图案(例如第1主电流电路图案73)焊料接合。另[0075]图6是表示本发明的实施方式2涉及的半导体封装件1的结构的与图2对应的剖面[0076]如图6所示，本实施方式2涉及的半导体封装件1的导体基板2包含内含碳纤维2cf2g各自也可以包含配设于层叠板2e的最表面的、例如作为主要材料包含镍或铜的连接膜。[0084]图7是表示本发明的实施方式3涉及的半导体封装件1的结构的与图2对应的剖面的第1金属膜即内层金属膜2j、及在层叠方向上位于外侧的第2金属膜及第3金属膜即表层方式4所涉及的结构要素中的与上述结构要素相同或类似的结构要素标注相同的参照标[0093]在本实施方式4中，外部电极77通过导体框架83与导体板38的露出面电连接。由方式5所涉及的结构要素中的与上述结构要素相同或类似的结构要素标注相同的参照标方式1相同地，例如通过焊料与半导体封装件1的第1表面1S1中的导体基板2的第2主面2S2第2主电流电路图案85与对应于图3的外部电极77的第[0099]控制端子图案86配设于绝缘基板84，与半导体封装件1的第2表面1S2中的导体片信号经由信号端子79等向半导体封装件1内[0100]在绝缘基板72的与配设有第1主电流电路图案73的面相反的面配设冷却用金属层