ASIC行业深度：发展路径、市场空间、龙头复盘及相关公司深度梳理

1/26如今AI行业加速增长，AI产业的发展重心，正从“模型训练”逐渐转向“推理应用”。在推理阶段，单个推理集群对加速计算芯片的需求低于训练集群，但推理集群的部署数量要远多于训练集群，推理集群的数量预计会达到百万级别。随着AI推理集群规模不断扩大，成本与性能平衡成为CSP的核心关注点。在此背景下，ASIC芯片凭借其在特定推理任务上的高能效比与低延迟优势，能够针对特定算法、应用场景与业务需求进行深度定制化设计，成为通用GPU外的重要补充力量。围绕ASIC行业，下面我们从其与GPU比较优势入手了解大厂布局ASIC的必然性，了解其发展路径、市场空间、竞争格局、核心受益环节，并将其龙头发展经验进行复盘，对国内相关公司进行梳理，希望帮助大家更多了解ASIC行业发展情况。一、ASIC概述 1二、ASIC发展路径 5三、ASIC市场空间 11四、ASIC竞争格局 14五、ASIC发展核心受益环节 15六、全球ASIC龙头复盘 17七、国内相关公司 23八、参考研报 26通用GPU的核心优势在于高效的张量计算。但随着模型参数量突破千亿/万亿级别，且文本生成、代码补全、图像理解等任务对延迟和吞吐量要求多样化，单纯GPU堆叠难以满足复杂的推理需求。在实际推理任务中，通用GPU较易面临计算资源利用率、内存墙、能效比问题，使得其算力利用率、内存带宽利用率偏低。行业|深度|研究报告 2/26以英伟达H100为例：其FP16算力高达1979TFLOPS，但显存带宽3.35TB/s是制约其推理性能的瓶颈。当模型参数量超千亿级别时，频繁的权重加载与数据交换会进一步加剧带宽压力，导致GPU实际算力利用率低于40%。行业|深度|研究报告 相比通用GPU，AIASIC凭借其定制化架构、高计算密度和低功耗特性，通常能实现更高的能效比与更优的性价比。为实现优于通用GPU的能效及更低延时，全球互联网巨头/头部消费科技公司/模型厂商积极布局AIASIC方案；例如谷歌的TPU、亚马逊的Trainium及Groq的LPU（整合进英伟达LPX系统）等。ASIC不会完全替代GPU，二者将长期并存、分工协同。最前沿的大模型训练、复杂模型探索以及新型架构验证，对灵活性和软件生态依赖仍然很高，GPU依旧是不可替代的核心平台；推理侧、特定垂类场景和大规模稳定负载，则更适合导入专用化ASIC。与此同时，GPU本身也在持续向专用化方向演进，例如TransformerEngine等针对AI负载的优化不断加强；ASIC则通过编译器、运行时和集群能力的完善，逐步增强可编程性和适配性。未来算力体系的演进方向，并非GPU与ASIC的简单替代关系，而是通用算力与专用算力在不同场景中的再分工。2025年中国市场AI芯片出货量约400万片，其中：英伟达占比55.22%；国产AI芯片占比首次突破40%，出货量共计165万片，华为昇腾、阿里平头哥、寒武纪、百度昆仑芯份额领先，且均为定制化AIASIC架构；同时2025年中国AI服务器47.3万台出货量中，GPU架构占比65%，非GPU架构占比已达35%。3/26行业|深度|研究报告 自2023年来，博通、Marvell凭借为谷歌、微软、Meta、亚马逊及OpenAI等科技巨头提供AIASIC定制解决方案，实现了收入的显著增长。博通2025财年AI业务收入达200亿美元，同比增长65%；Marvell定制化AIXPU业务2026财年已带来15亿美元收入，预计至2028财年翻倍。4/26行业|深度|研究报告 与此同时，国内阿里巴巴、百度、腾讯、字节跳动等头部云厂商在持续加大AI资本开支的背景下，也积极布局自研AIASIC芯片，以优化算力成本与能效。AIASIC的部署正快速从云端向边缘环境延伸，预计到2028年用于边缘推理与微调的智能计算芯片规模将超越云端。这得益于多类终端市场快速扩容，例如2026年全球AI眼镜出货量预计突破1500万副，支持离线AI的玩具也将在2027年量产等。多样化的边缘场景对芯片提出了高能效、低延迟与小尺寸的特定要求，AIASIC凭借其定制化架构优势明显。云端平台需支撑大模型训练与规模化推理的长期高负载运行，电力、散热、运维及资本开支对基础设施经济性的影响，远高于端侧场景。与此同时，随着AI产业重心逐渐过渡到推理，CSP对于单位Token成本、能效比和供应链可控性的要求持续提升，自研ASIC正成为头部云厂商提升基础设施效率的重要抓手。根据TrendForce预测，2026年ASIC型AI服务器占全球AI服务器出货比重将进一步提升，且出货增速显著快于GPU型AI服务器，云端仍是ASIC最核心的落地方向。5/26行业|深度|研究报告 在大模型发展早期，模型结构、训练框架与下游应用需求仍处于快速迭代期，GPU凭借成熟的软件生态和较强的泛化能力，更适合用来完成技术验证；随着模型架构、推理流量和应用形态逐渐稳定，基础设施建设的核心目标便转向持续降本增效，ASIC的导入条件也随之成熟。云端ASIC的竞争不只是单颗芯片性能的竞争，而是覆盖模型、芯片、软件栈、编译器、运行时与集群系统的全栈协同能力竞争，也只有开发工具、框架适配和系统调度同步成熟，ASIC的理论性能和成本优势才能真正转化为生产力。Google选择了“先内后外”的路线，即先在内部部署TPU，经过多年闭环验证后，再逐步将CloudTPU开放为对外输出的云服务产品，当前TPU已成为支撑谷歌Gemini大模型以及Search、Photos、Maps6/26行业|深度|研究报告 等AI应用的重要基础；AWS则选择了“先通用后专用”的路线，早期先以基于英伟达GPU的通用算力实例承接训练需求，待市场与业务场景逐步成熟后，再陆续推出面向推理的Inferentia和面向生成式AI的Trainium系列产品。端侧AI并非追求极限峰值性能，而是注重低延迟、使用成本和隐私保护之间的平衡，因此端侧ASIC的架构设计包括三大方向：一是要适配端侧实时交互的刚需，通过专用化设计消除网络传输带来的延迟，保障响应能力；二是要实现最优能效比，当前生成式AI单次搜索查询的成本是传统搜索方法的10倍，7/26行业|深度|研究报告 端侧本地推理可大幅降低对云端算力的依赖，节省大量长期运营成本；三是要支撑本地数据全闭环处理，数据直接在终端完成全流程运算，既能确保用户个人信息安全，也能提供更具个性化的服务体验。GoogleCoral官方给出的EdgeTPU参数是上面要求的典型体现：单颗EdgeTPU可实现4TOPS，能效约为2TOPS/W，目标场景就是超低功耗、常驻式、低时延的边缘推理任务。对手机、PC、边缘盒子、车载和机器人而言，这种围绕本地推理特征定制的专用化架构显然更具现实意义。IDC预测，AI智能手机出货量到2028年将达到9.12亿部，CAGR高达78.4%；Canalys预测，全球AI手机在2025年的渗透率将达到34%，2029年跃升至57%。AIPC方面，Gartner预测，截至2025年8/26行业|深度|研究报告 底，全球AIPC出货量将达7780万台。全球市场渗透率将由2024年的15.6%快速提升至2025年的31%，并在2026年实现进一步加速渗透，出货量将达1.43亿台。OpenClaw的爆火对端侧AI硬件生态提出全新挑战：其开源架构虽降低研发门槛，却加剧了芯片厂商在内存带宽、片上缓存与异构调度上的协同压力。9/26行业|深度|研究报告 当前主流端侧ASIC多采用LPDDR5X+HBM混合内存方案，但OpenClaw对低延迟动态权重加载的需求，正倒逼存算一体与近存计算技术加速落地。瑞芯微明确提出多款芯片适合个人部署OpenClaw，其中基于RK3588的解决方案已能调用云端大模型协同工作，而协处理器RK182X凭借大算力与高带宽，支持在本地快速部署大模型，实现自主操作与多任务处理。全志科技的A733和V85X系列则聚焦于端侧视觉与语音交互场景，前者采用8核CPU架构，平衡了性能与功耗，而后者专为轻量化模型优化，支持7B模型手机端本地部署。10/26行业|深度|研究报告 一方面，端侧算力已快速抬升，旗舰手机NPU正迈入40-80TOPS阶段，但在有限的功耗、散热和成本预算下，继续线性堆高算力密度的难度明显增加。另一方面，Transformer架构下，大模型每生成一个token都需要把模型权重从内存搬到计算单元，导致内存带宽成为端侧的重要限制，如Llama370B在FP16精度下需约140GB/s内存带宽，而手机的LPDDR5X仅提供约80GB/s。11/26行业|深度|研究报告 随着AI推理集群规模不断扩大，成本与性能平衡成为CSP的核心关注点，传统计算芯片在特定AI场景下的能效比与算力成本优势逐渐减弱。AIASIC凭借专用架构、高计算密度及低功耗特性，能够在推理场景中实现更优的性价比与能效表现，从而成为CSP优化AI工作负载的重要技术路径。根据彭博行业研究数据，GPU总收入预计仍将以约14%的CAGR增长，主要受训练计算负载驱动，而AIASIC芯片总收入增长更为迅速，CAGR约为27%，主要受益于推理计算需求的持续扩张。推理业务对首字时延、字间时延及吞吐量等性能指标要求较高，同时对算力规模、显存容量、通信带宽及生态兼容性具有较高依赖性。由于推理工作负载相对稳定且单位计算成本成为关键决策因素，推理计算约占整体AI计算周期的约三分之二，且随着大规模部署推进，该比例仍有进一步上升趋势。Google的TPU和亚马逊的Trainium等定制ASIC正在推理工作负载扩展，根据彭博行业研究报告，预计到2033年，ASIC单位出货量的复合年增长率将达到21%，超过GPU的11%。到2033年，ASIC单元容量应该与GPU的单元容量匹配。根据MRA预测，AIASIC芯片市场正经历爆炸式增长，该市场预计2025年规模为150亿美元，预计从2025年到2033年将实现25%的强劲复合年增长率（CAGR），预计到2033年将达到750亿美元。12/26谷歌、微软、亚马逊和Meta等公司的定制ASIC芯片，主要面向解决推理工作负载问题，当前推理工作负载占所有AI计算的三分之二。谷歌在CloudNext2025上发布Ironwood；Microsoft的第二代定制AI加速器于2026年初问世；亚马逊网络服务在re：Invent2025发布了Trainium3；Meta运营着所有超大规模企业中最激进的定制硅片路线图，Meta加速开发了四款芯片，这些新芯片要么已经部署，要么计划在2026年或2027年部署。OpenAI与博通合作设计了定制推理ASIC，计划到2029年部署10GW容量，目标是解决ChatGPT产生的推理工作负载问题。推动超大规模数据中心采用ASIC芯片的经济因素，即成本节约因素。根据ainewshub援引Midjourney的报告显示，从NVIDIAGPU迁移到GoogleTPU后，每月计算成本从210万美元降至70万美元，降幅高达65%。规模化之后，即使每个芯片的成本优势不大，但数百万个加速器加起来也能带来数十亿美元的年度成本节约。所有大规模运行推理的超大规模数据中心都面临着同样的计算难题。超大规模数据中心Capex超6500亿美元，资金大部分流向定制芯片。据Futurum报道，到2026年，超大规模数据中心运营商的总资本支出将达到6600亿至6900亿美元，其中亚马逊计划投入2000亿美元资本支出，Alphabet预计2026年资本支出将达到1750亿至1850亿美元，Meta公司将2026年的资本支出预期设定为1150亿至1350亿美元，微软经Futurum预计全年达到1200亿美元，甲骨文公司将2026财年的资本支出预期上调至500亿美元。13/26行业|深度|研究报告 全球ASIC芯片设计市场呈现头部集中现象。从全球竞争格局看，ASIC设计环节已呈现较高集中度，海外市场份额仍主要集中于Broadcom、世芯电子、Marvell等头部厂商，其中Broadcom凭借深度绑定头部CSP客户及强大的平台化定制能力占据主导地位，预计到2027年仍将占据约60%的市场份额，稳居行业第一；世芯电子、联发科、Marvell属于第二梯队。与此同时，先进ASIC的制造环节仍主要集中在台积电体系，设计龙头与先进制造龙头之间已形成较强绑定关系，进一步抬升了行业进入门槛。在此背景下，国内厂商虽在客户深度、先进制程协同和大规模量产经验上与海外龙头仍存在差距，但在国产替代和本土算力需求拉动下，追赶节奏明显加快。以芯原股份、翱捷科技、灿芯股份、国芯科技为代表的本土厂商，正分别以不同的商业模式，持续切入ASIC相关市场。14/26行业|深度|研究报告 ASIC时代受益的不只是芯片需求本身，设计服务与平台能力的重要性也在同步上升。随着制程推进至3nm、2nm，并叠加2.5D/3D堆叠、Chiplet、HBM等技术后，AI芯片项目复杂度已经远超传统SoC。世芯电子（Alchip）在2026年3月的官方表述中直接指出，当ASIC进入3nm及以下先进节点与先进封装后，从设计到量产的复杂度显著提升，传统设计模式无法应对；其2nm设计平台也已明确支持2nm计算Die+3nm/5nmI/OChiplet的混合工艺设计，并覆盖CoWoS-S/R/L、SoIC及各类Die-to-DieIP互连方案。CSP通过芯片设计公司进行AIASIC定制几乎是必然选择，这不仅仅是看中其长期积累的设计能力本身，包含流片成功率、导入效率、量产效率的全流程交付能力更是关键，也是大厂选择Spec-in模式的核心原因。特别是到了3nm、2nm时代，制造一颗芯片的技术复杂度指数级跃升，需要解决量子隧穿、热效应、抗信号干扰等重要问题，一个项目涉及Chiplet、HBM、高速SerDes、UCIe、CoWoS等先进封装与互连技术，CSP往往没有能力完成独立的完整芯片设计、流片和量产。因此，选择Broadcom这类成熟的芯片设计公司，能够有效降低成本、把握市场窗口期。与此同时，随着AI应用从训练向推理下沉，一颗AI芯片对异构计算能力的要求持续提升，也推动CPU、GPU、NPU等多类处理器IP需求上升；除了计算核心外，AI芯片还需要SerDes、HBM、UCIe/CXL等高速接口IP，端侧场景更需要AI-ISP、音频处理DSP、专用传感器等专用IP持续拓宽使用边界。15/26行业|深度|研究报告 Broadcom、Marvell、Alchip等海外头部设计厂商凭借多年积累，已构建起覆盖多制程节点的完整IP库与参考设计平台，可将CSP的芯片开发周期缩短12至18个月，同时显著降低流片失败风险。16/26行业|深度|研究报告 博通凭借“定制芯片+高性能互连”构建AI时代护城河。从发展路径看，博通的成长本质上建立在持续并购整合与资产组合优化之上，其源头可追溯至1961年惠普的半导体部门（SPG）。该业务在1999年拆分为安捷伦科技后，再次于2005年被KKR与银湖资本收购并组建安华高（Avago），由此确立聚焦现金流、高毛利、强运营的经营风格。2016年，安华高以370亿美元收购老博通并沿用其品牌，通过剥离非核心、低毛利业务，持续强化在网络交换、宽带及无线连接等领域的竞争优势。自2018年起，公司又通过收购CATechnologies、Symantec企业安全业务及VMware，从纯硬件供应商逐步形成半导体与基础设施软件协同发展的业务格局，增强了业绩稳定性和平台化运营能力。在多轮并购整合完成后，博通正由传统芯片供应商进一步升级为AI数据中心平台厂商，当前核心增长已由定制AIASIC与高性能AI网络共同驱动。公司不仅为Google、Meta等头部客户提供定制化XPU加速芯片如谷歌TPU系列还构建了覆盖以太网交换与路由、物理层芯片、光器件及网卡的完整互连生态，从而在AI集群持续向更高带宽、更大规模演进的背景下，占据更高的产业链价值环节。17/26行业|深度|研究报告 通的核心竞争力在于深厚的IP储备与平台化工程能力。一方面，公司长期沉淀了丰富的处理器核心、嵌入式逻辑、高速串并转换模块及各类接口与控制类IP，能够围绕客户负载特征，快速完成定制芯片的架构搭建与模块整合；另一方面，博通在交换芯片、网卡、物理层芯片、光器件、PCIe、SerDes等基础器件与高速互连领域具备长期积累，使其能力边界并不局限于单颗AI芯片设计，而是能够从系统层面对计算、存储、互连和封装进行协同优化。具体来看，博通既可以在芯片层面完成逻辑、处理器核心和关键IP的整合，也可以在封装层面协同导入HBM、Chiplet与先进封装方案，并进一步向外延伸至交换、路由、光连接与网卡等配套环节。正因如此，博通交付给客户的并非孤立的ASIC产品，而是更接近面向AI数据中心的系统级解决方案。这种从芯片设计延伸到互连与封装协同的能力，不仅有助于缩短客户定制芯片的开发周期、提升首片成功率和量产效率，也使公司更容易深度绑定头部CSP与模型厂商，在AIASIC竞争中形成更高壁垒。博通不只是设计单颗ASIC，更提供AI数据中心的系统级方案。对头部云厂商和前沿模型厂商而言，AI基础设施的核心需求早已不再是采购一颗孤立的算力芯片，而是围绕自身负载特征、集群架构和部署节奏，获得覆盖计算、互连与系统扩展的整体方案。博通的独特优势恰恰在于，其不仅能够提供面向客户需求定制的XPU，还能够同步配套以太网交换与路由、网卡、物理层芯片、光连接以及机架级系统方案，从而将单点芯片能力延伸为面向AI数据中心的完整交付能力。对于客户而言，这种模式的价值不只是拿到一颗性能更匹配的芯片，更在于可以同时解决规模扩展、跨机架互连、系统适配和部署效率等关键问题。也正因如此，博通更容易与头部客户形成深度绑定，其价值量也不再局限于芯片本体，而是向网络和系统环节持续外溢，最终把定制ASIC做成了更高壁垒、更高附加值的系统级生意。18/26博通在ASIC和AI网络端协同平台型价值正逐渐显现。公司2026财年第一季度AI收入达到84亿美元，同比增长106%，管理层明确表示增长主要由定制AI加速芯片和AI网络共同驱动，并预计第二季度AI半导体收入进一步升至107亿美元，因此博通当前受益的已不只是定制芯片需求本身，而是定制芯片与互连基础设施同步扩张带来的整体增量。2025年10月OpenAI与博通宣布合作部署10GW自研AI芯片，博通不仅参与系统共同开发，还将提供用于规模扩展和跨机架互连的以太网方案，并负责自2026年下半年起部署加速器和网络机架系统，至2029年底完成。19/26行业|深度|研究报告 产品迭代进一步强化了博通在AI网络侧的平台能力。2025年6月，公司宣布Tomahawk6开始出货，单芯片交换容量达到102.4Tbps，较上一代Tomahawk5翻倍；同年10月，公司发布Tomahawk6–Davisson，将102.4Tbps交换芯片与共封装光学结合，用于支持AI集群的规模扩展与跨机架互连；2025年10月，公司又推出面向AI以太网的800G网卡ThorUltra，并在2026年3月继续将其纳入面向端到端AI基础设施的产品组合。由此看，博通在AI时代的能力边界已从定制加速芯片延伸至高速交换、网卡与光互连等关键环节，其价值量也随之从芯片本体向网络和系统层面持续外溢。对于头部CSP而言，这意味着博通能够在定制计算之外，同时提供支撑大规模AI集群部署所需的关键互连基础设施，从而进一步增强客户粘性和平台化变现能力。综合来看，博通的成功并非源于其较早切入ASIC领域，而在于其率先完成了从定制芯片供应商向平台型基础设施厂商的升级。公司竞争力的核心已不再局限于单颗芯片设计能力，而是否具备平台协同能力、头部客户服务能力以及将芯片方案落地为系统级产品的交付能力。世芯电子（Alchip）走出了ASIC行业的第二条成熟成长路径。世芯电子成立于2003年，总部位于台北，自成立之初便定位于复杂、高量产规模的ASIC与SoC硅设计及生产服务商。与博通依托自有IP全栈互连能力构建的“重IP+系统级解决方案”平台型路径不同，世芯电子走出了ASIC行业的第二条成熟成长路径——以开放式架构、轻IP模式为核心，凭借覆盖芯片全生命周期的一站式Turnkey交付能力。公司成长路径与行业角色的演进，始终与半导体制程迭代、下游需求变迁深度绑定：早期以受托ASIC/SoC后端设计服务为主，随后逐步将业务边界延伸至前后端全流程设计、流片协调、封装测试、量产导入与良率改善，形成了覆盖芯片从规格定义到批量交付全生命周期的服务能力；而在AI/HPC产业爆发的周期中，公司进一步强化3nm、2nm与先进封装能力，商业模式也从传统接案型设计服务商，持续升级为平台型ASIC合作伙伴。20/26行业|深度|研究报告 世芯电子的核心竞争力在于开放式设计服务模式与一站式Turnkey交付能力。相较于博通依托自有IP绑定客户的全栈模式，世芯电子更强调开放系统与轻IP模式，通过整合第三方IP、前后端设计、供应链管理和先进封装能力，为客户提供更快上市、更低总成本的解决方案。公司将合作模式制度化为全流程分层体系，覆盖从规格定义、RTL与Netlist交付、GDS交付，到芯片交付、量产与良率改善的分层模式，客户可根据自身设计深度灵活选择服务边界。对于Google、Meta等具备成熟前端架构与自研IP能力的头部CSP，公司可提供后端实现、先进封装协同、流片与量产导入的全流程交付；对于自研能力相对有限的客户，公司可承接从架构设计到量产交付的全套Turnkey项目。21/26世芯电子的价值在于能够将高复杂度项目顺利导入量产。世芯电子能够提供从IC设计到制造的完整Turnkey服务组合，目标是实现首片成功并缩短客户上市周期。结合公司近年来的业务演进看，其能力边界已明显超出传统设计服务范畴：一方面，世芯电子能在先进节点上完成SoC前后端设计与多源IP整合；另一方面，也能把CoWoS、2.5D/3D封装、Chiplet、3DIC、量产测试和产品工程管理纳入统一交付框架。也正因如此，世芯电子更容易切入AI芯片这类对先进制程、先进封装和首片成功率要求都很高的项目，其竞争优势来自平台协同和全流程执行，而不只是设计能力。世芯电子正站在AIASIC放量周期的核心位置。公司2025财年收入为9.92亿美元，虽较2024年的16亿美元有所回落，但主要受限于产能与项目切换的阶段性波动，2026年将随着3nm项目量产进入长期增长通道。从业务结构来看，公司先进制程与高附加值业务占比持续提升，公司收入中，7nm及以下制程占比达到87%，其中3nm/2nm制程项目占比持续提升；从应用领域来看，HPC与AI相关业务收入占比达到83%，已成为公司绝对的核心收入来源，业务结构已完全聚焦于AIASIC这一黄金赛道。22/26行业|深度|研究报告 世芯电子专注于向更高的平台能力延伸。2025年7月，公司发布2nm设计平台，支持2nm计算Die与3nm/5nmI/Ochiplet协同设计，并覆盖CoWoS-S/R/L、TSMCSoIC-X、Die-to-DieIP与SystemonWafer等先进封装方案；2026年3月，公司进一步披露，已进入全Reticle2nm设计阶段，同时有多个2nm项目进入流片，并推出3DIC设计服务。在生态协同与能力边界拓展上，公司持续向AI基础设施的核心环节延伸。近两年，公司先后加入NVIDIANVLinkFusion设计基础设施、ArmTotalDesign生态，与全球主流EDA厂商、IP供应商构建了深度协同体系；同时与AyarLabs联合展示面向AI数据中心Scaleup的CPO方案，单加速器的Scaleup带宽目标超过100Tbps，将能力边界从芯片设计延伸至光互连与机架级系统协同。Alchip更代表了ASIC行业与Broadcom完全不同的第二条成长路径，即以开放协同为核心，凭借全流程Turnkey交付能力与先进制程卡位，适配客户差异化的自研需求，实现“轻IP、强交付”的商业模式。公司为国内芯片定制服务龙头，芯片设计业务能力已突破7nm，芯片量产业务规模持续扩张，预计整体定制业务中AIASIC占比70%+。芯片设计业务能力突破7nm：2025年实现收入8.77亿元，同比+20.94%，自2023年来均保持正向扩张态势。2025年营收占比27.82%，对应年底在执行项目104个，同比提升19个。芯片设计能力方面14nm及7nm等先进工艺节点已成主流，2025年7nm芯片设计项目收入及数量贡献分别为69.42%、24.04%。23/26行业|深度|研究报告 芯片量产业务规模持续扩张：2025年收入14.90亿元，同比+73.98%，营收占比47.26%，年内出货芯片款式126个，截至年底仍有48个芯片设计项目待量产。新签订单增长迅猛，带动业务规模持续扩张，2025年量产业务新签订单35.47亿元，同比+194.25%，Q4新签达22+亿元。预计2025年公司整体芯片定制业务中AIASIC占比已达70%+：2025年仅芯片设计业务收入AI算力占比已达约73%，结合全年新签订单中约73%为AI算力相关，我们预计2025年公司整体芯片定制业务中AIASIC占比或已达70%+。24/26行业|深度|研究报告 蜂窝基带增速稳健，ASIC业务大幅增长。一季度公司蜂窝基带实现收入约9亿元，同比增长约20%；ASIC定制业务实现收入约1.88亿元，同比增长约73%，2025年定制业务约2.17亿元。此外，2025年底公司合同负债约2.3亿元，1Q2026环比提升38%至3.19亿元，后续，公司在手订单将逐步进入交付与收入确认周期，ASIC有望成为公司长期稳定的业绩增长点。成立ASIC业务全资子公司，研发资源向定制业务倾斜。近期公司成立ASIC业务全资子公司，随着公司自研芯片项目陆续转入量产，释放出更多的研发设计资源向ASIC业务倾斜，公司将大力发展ASIC业务。公司目前已在AI云侧、AI端侧、可穿戴及RISC-V等多个应用领域取得行业头部客户订单。此外近期上市的SSD方案商大普微，是翱捷科技ASIC业务主要客户之一，2024年大普微芯片定制业务销售额贡献约1.24亿元。6nm智能SoC积极导入客户，5GeMBB进入规模化量产。公司6nm的八核4GSoC8861计划年内规模量产，第一代4G八核产品已在两个手机客户上市销售，另有两个客户产品将在2026H1上市，并有近10个项目在推进中。此外，蜂窝基带业务方面，公司5GNR平台ASR1901被印尼领先服务商SURGE采用，同时多款5GCPE产品已进入规模化量产阶段。伴随5G产品起量，蜂窝业务结构也将持芯片设计业务逆势增长，股权激励强化长期发展信心。公司2025年实现营业收入7.24亿元，同比下降33.52%，归母净利润为-1.10亿元，短期业绩承压主要系下游客户因其需求变化对公司采购下降，2026年开始回暖。分业务看，全年芯片设计业务实现收入3.67亿元，同比增长30.69%，流片验证项目数量达到275个，同比增长44.74%，设计端需求韧性较强、项目储备持续扩充。同时，公司2025年各季度收入分别为1.39亿元、1.43亿元、1.86亿元和2.56亿元，呈逐季修复态势；截至2025年末，公司在手订单金额达9亿元，随着下游需求改善及部分项目导入量产阶段，后续业绩修复具备较好基础。与此同时，公司发布股权激励计划，拟向200名激励对象授予120万股限制性股票（占总股本0.93%公司长期发展依然具备坚定信心。深耕ASIC定制主业，携手中芯国际放大技术与协同优势。公司主营业务聚焦ASIC芯片定制及配套IP服务，依托在工艺平台、自主IP及SoC核心技术等方面的积累，为客户提供从芯片规格定义、架构设计到芯片成品交付的全流程服务，覆盖系统主控芯片、光通信芯片、5G基带芯片、卫星通信芯片、网络交换机芯片、FPGA芯片及无线射频芯片等多个领域。公司与中芯国际合作基础深厚，中芯国际作为公司第一大股东，持股比例为14.23%；同时，公司流片项目中超过50%基于中芯国际工艺平台展开，已形成对不同制程节点的较强适配能力。依托股东协同、工艺积累及平台化设计能力，公司能够更高效地满足不同下游领域客户的定制化需求，在交付效率、项目协同及流片成功率等方面形成较强竞争力。持续推进“IP+平台”技术体系，多领域前瞻布局强化成长动能。公司2025年研发投入达到