2026年国开电大计算机组成原理形考题库综合试卷（研优卷）附答案详解

2026年国开电大计算机组成原理形考题库综合试卷（研优卷）附答案详解1.程序计数器（PC）的主要功能是？

A.存放下一条要执行的指令地址

B.存放当前正在执行的指令

C.存放运算结果

D.存放指令执行后的状态标志【答案】：A

解析：本题考察控制器中程序计数器的功能。PC用于存储下一条要执行的指令的地址，保证指令按顺序执行。选项B错误，当前正在执行的指令由指令寄存器（IR）存储；选项C错误，运算结果通常存放在通用寄存器中；选项D错误，指令执行后的状态标志（如进位、溢出）存放在程序状态字（PSW）中。2.在计算机存储系统中，访问速度从快到慢的正确排序是？

A.寄存器→Cache→主存→辅存

B.主存→Cache→寄存器→辅存

C.寄存器→主存→Cache→辅存

D.Cache→寄存器→主存→辅存【答案】：A

解析：本题考察存储器层次结构知识点。寄存器位于CPU内部，直接与运算器、控制器相连，访问速度最快；Cache（高速缓存）位于CPU与主存之间，速度次之；主存（内存）速度慢于Cache；辅存（如硬盘）因机械存储介质，速度最慢。选项B、C、D均错误排序（如B中主存速度慢于Cache，C中主存慢于Cache，D中Cache慢于寄存器）。正确答案为A。3.Cache的主要作用是（）

A.提高CPU访问内存的速度

B.扩大内存的物理容量

C.提高内存的存储利用率

D.降低内存的功耗消耗【答案】：A

解析：本题考察Cache的功能知识点。Cache（高速缓冲存储器）是为解决CPU与主存速度不匹配问题而设计的，它存储CPU近期频繁访问的数据和指令，使CPU无需频繁访问速度较慢的主存，从而提高CPU访问内存的速度。选项B错误，Cache不能扩大内存物理容量；选项C和D与Cache的核心作用无关，因此正确答案为A。4.在计算机中，负数的表示通常采用以下哪种编码方式？

A.原码

B.反码

C.补码

D.移码【答案】：C

解析：本题考察计算机中负数的编码方式知识点。原码和反码均存在正负零的问题（如原码中+0和-0表示不同），而补码只有一个零表示，且能将减法运算转化为加法运算，简化计算机运算逻辑，因此计算机中负数通常采用补码表示。移码主要用于浮点数阶码的表示，不用于负数常规表示。故正确答案为C。5.在补码加法运算中，判断溢出的常用方法是？

A.看最高位进位

B.看双符号位是否不同

C.看进位标志

D.看零标志【答案】：B

解析：本题考察补码加法溢出判断知识点。双符号位法（变形补码）中，两个符号位初始为00（正）或11（负），运算后若符号位变为01（正溢出）或10（负溢出）则说明溢出。A选项单符号位进位判断法受操作数符号影响（如两个正数相加最高位进位1时无法区分是否溢出）；C进位标志仅反映最高位进位，与溢出逻辑不同；D零标志与溢出无关。6.运算器的主要功能是（）

A.存储数据

B.执行算术和逻辑运算

C.控制指令执行顺序

D.负责与外部设备的数据交换【答案】：B

解析：运算器是CPU中执行算术运算（如加减乘除）和逻辑运算（如与或非）的核心部件。选项A存储数据是存储器的功能；选项C控制指令执行顺序是控制器的功能；选项D负责I/O数据交换是输入输出设备的功能。因此正确答案为B。7.在计算机存储体系中，Cache（高速缓冲存储器）的主要目的是？

A.扩大主存储器的容量

B.提高CPU访问主存的速度

C.降低存储器的硬件成本

D.实现主存与外存的直接数据交换【答案】：B

解析：Cache介于CPU与主存之间，存储高频访问的数据/指令，利用高速特性缩短CPU等待时间，解决CPU与主存速度不匹配问题，故B正确。A是主存容量（地址空间）的作用；C错误，Cache成本较高；D错误，主存与外存交换由I/O或DMA完成。8.运算器的主要功能是？

A.执行算术逻辑运算

B.控制指令执行顺序

C.存储程序和数据

D.管理总线通信【答案】：A

解析：运算器（算术逻辑单元ALU）的核心功能是执行算术运算（加减乘除）和逻辑运算（与或非等）。B是控制器的功能；C是存储器的功能；D属于总线控制器或I/O接口的功能。9.CPU响应中断时，首先执行的关键操作是（）

A.保护断点

B.关中断

C.保存现场

D.开中断【答案】：B

解析：本题考察中断响应流程。中断响应时，CPU首先执行关中断（防止响应过程被其他中断打断），随后才会保存断点（PC值）和现场；C选项保存现场属于中断服务程序阶段；D选项开中断是中断返回时执行。因此选B。10.Cache（高速缓冲存储器）的主要作用是（）。

A.提高CPU访问主存的速度

B.扩大主存的物理存储容量

C.提高主存的可靠性

D.增加CPU的地址空间范围【答案】：A

解析：本题考察Cache的作用知识点。Cache是位于CPU和主存之间的高速存储器，核心作用是缓存CPU近期高频访问的数据和指令，减少CPU因等待主存数据产生的空闲时间，从而提高访问速度，因此A选项正确。B选项错误，Cache不改变主存物理容量；C选项错误，主存可靠性由纠错码等技术保障，Cache不直接提升可靠性；D选项错误，CPU地址空间由地址总线位数决定，Cache不影响地址空间大小。11.在指令周期中，哪一个周期是所有指令执行过程中都必须包含的？

A.取指周期

B.间址周期

C.执行周期

D.中断周期【答案】：A

解析：本题考察指令周期的组成。指令周期包括取指周期、间址周期、执行周期等，其中取指周期是所有指令都必须经历的（CPU需先从内存取出指令）；间址周期仅在需要间接寻址时存在（如非立即寻址指令）；执行周期是指令的具体操作阶段，但部分简单指令可能省略间址周期；中断周期是处理中断请求时的特殊周期，非指令执行的常规组成。12.在计算机系统总线中，用于传输数据信息的是（）

A.地址总线

B.数据总线

C.控制总线

D.地址-数据复用总线【答案】：B

解析：本题考察总线的功能分类。数据总线专门用于传输数据信息（如CPU与内存间的数据交换）；地址总线传输地址信息（定位存储单元）；控制总线传输控制信号（如读写命令）；地址-数据复用总线是分时复用地址和数据的特殊设计，不属于专门传输数据的总线。因此正确答案为B。13.Cache的主要作用是？

A.解决CPU与主存之间速度不匹配问题

B.提高CPU访问外存的速度

C.扩大主存储器的容量

D.降低存储器的成本【答案】：A

解析：本题考察Cache的基本概念。Cache是高速缓冲存储器，主要作用是解决CPU访问主存时速度不匹配的问题（CPU速度远快于主存，Cache作为主存的快速缓冲）。选项B错误，因为Cache仅针对主存（内存），不涉及外存（如硬盘）；选项C错误，Cache容量远小于主存，不能扩大主存容量；选项D错误，Cache成本较高，目的不是降低存储器成本。14.中断响应过程中，CPU会自动保存的关键寄存器是？

A.程序计数器（PC）的值

B.指令寄存器（IR）的值

C.累加器（AC）的值

D.状态寄存器（PSW）的值【答案】：A

解析：本题考察中断响应机制。中断响应时，CPU必须自动保存程序计数器（PC）的值，以确保中断处理完成后能正确返回原程序执行位置。选项B“指令寄存器（IR）”仅存放当前执行的指令，无需保存；选项C“累加器（AC）”是运算器临时寄存器，中断响应不强制保存；选项D“状态寄存器（PSW）”通常由中断服务程序自行处理状态，非中断响应时的自动保存项。因此正确答案为A。15.计算机系统中，用于存放当前运行程序和数据的高速存储区域是？

A.Cache

B.主存储器

C.硬盘

D.软盘【答案】：B

解析：本题考察存储器层次结构知识点。主存储器（内存）是CPU直接访问的存储区域，用于存放当前正在运行的程序和数据，速度较快且容量适中。Cache是高速缓存，容量较小但速度更快，用于缓解CPU与主存的速度差异；硬盘和软盘属于辅存，容量大但速度慢，用于长期数据存储。因此正确答案为B。16.冯·诺依曼体系结构的核心思想是（）

A.采用二进制表示数据和指令

B.存储程序和程序控制

C.计算机由运算器、控制器、存储器、输入设备和输出设备组成

D.以上都是【答案】：B

解析：冯·诺依曼体系结构的核心思想是“存储程序”和“程序控制”，即把程序和数据以二进制形式存储在存储器中，由计算机自动执行程序。选项A是数据表示方式，属于体系结构的一部分但非核心思想；选项C是冯·诺依曼体系的基本组成部分，也是其特征之一，但“核心思想”更强调存储程序和程序控制的执行方式；选项D错误，因为A和C并非核心思想的唯一内容。17.CPU的核心功能部件包括运算器和______。

A.存储器

B.控制器

C.寄存器

D.主存【答案】：B

解析：本题考察CPU的基本组成知识点。CPU由运算器和控制器两大核心部件组成，负责指令执行和数据运算。选项A存储器是独立存储系统，不属于CPU核心部件；选项C寄存器是运算器/控制器的内部子部件，非核心功能部件；选项D主存是外部存储设备，与CPU并列。因此正确答案为B。18.影响Cache命中率的关键因素是？

A.CPU的时钟频率

B.Cache的容量与块大小

C.主存的读写速度

D.硬盘的存储容量【答案】：B

解析：本题考察Cache性能相关知识点。Cache命中率取决于Cache的容量（容量越大，能缓存的数据越多）和块的大小（块大小合适可减少冲突），这两个因素直接影响数据是否能被有效缓存，故B正确。A选项CPU时钟频率影响CPU执行速度而非Cache命中率；C选项主存读写速度影响主存访问时间，与Cache命中率无关；D选项硬盘属于外存，与Cache（内存级高速缓存）的命中率无关。19.程序计数器（PC）的主要功能是？

A.存放当前正在执行的指令

B.存放下一条要执行的指令地址

C.存放运算结果的状态信息

D.存放指令执行后的状态标志【答案】：B

解析：程序计数器（PC）用于存储下一条待执行指令的内存地址，确保CPU按序执行指令。选项A中当前执行指令由指令寄存器（IR）存放；选项C和D是状态寄存器（如PSW）的功能，用于记录运算结果的状态（如进位、零标志等）。20.关于高速缓冲存储器(Cache)的描述，正确的是？

A.位于CPU与主存之间，用于减少CPU访问主存的时间

B.存储内容与主存完全相同，实现数据冗余备份

C.属于外存的一种，用于长期存储大量数据

D.直接连接CPU与硬盘，提高磁盘读写速度【答案】：A

解析：本题考察Cache的作用知识点。Cache是CPU与主存之间的高速缓冲，通过存储高频访问数据减少CPU等待时间，其容量远小于主存且不存储磁盘数据。选项B混淆了Cache与主存的关系，选项C将Cache归为外存，选项D错误描述了Cache的连接对象，因此正确答案为A。21.某存储器容量为4K×8位，其地址线至少需要多少根？

A.10

B.12

C.14

D.16【答案】：B

解析：本题考察存储器地址线数量计算知识点。存储器容量=地址空间大小×数据位数，其中地址空间大小=2^地址线数。题目中容量为4K×8位，4K=4×1024=2^12，因此地址空间大小为2^12，地址线数=log2(2^12)=12。A选项10根对应容量1K（2^10），C、D选项对应容量过大（16K和64K），均错误。22.运算器的主要功能是（）。

A.进行算术运算

B.进行逻辑运算

C.进行算术和逻辑运算

D.控制计算机各部件协同工作【答案】：C

解析：本题考察运算器功能知识点。正确答案为C。运算器（算术逻辑单元ALU）的核心功能是完成算术运算（如加减乘除）和逻辑运算（如与或非、比较）。D选项“控制计算机各部件协同工作”是控制器的功能，而非运算器。23.下列关于指令周期、CPU周期和时钟周期的关系描述中，正确的是（）

A.指令周期=CPU周期

B.CPU周期=时钟周期

C.指令周期由若干个CPU周期组成

D.时钟周期=指令周期【答案】：C

解析：本题考察时间周期概念。时钟周期（T周期）是CPU最小时间单位；CPU周期（机器周期）是完成基本操作的时间，包含多个时钟周期；指令周期是执行一条指令的总时间，由若干CPU周期组成。A选项错误（指令周期包含多个CPU周期）；B选项错误（CPU周期包含多个时钟周期）；D选项错误（指令周期远大于时钟周期）。因此正确答案为C。24.在中断服务程序执行完毕后，CPU需要恢复断点的目的是（）？

A.继续执行原程序

B.提高中断响应速度

C.避免数据丢失

D.节省存储空间【答案】：A

解析：本题考察中断系统知识点。断点是中断发生时CPU当前的程序计数器（PC）值，即原程序执行的位置。中断服务程序执行完毕后，恢复PC的值可使CPU回到原程序继续执行；选项B提高中断响应速度与恢复断点无关；选项C避免数据丢失是中断屏蔽或数据缓存的作用；选项D节省存储空间与断点恢复无关。正确答案为A。25.Cache（高速缓冲存储器）的主要作用是（）？

A.提高CPU访问内存的速度

B.扩大内存储器的容量

C.降低存储器的成本

D.以上都是【答案】：A

解析：本题考察Cache的作用知识点。Cache是为解决CPU与内存速度差异而设计的，通过存储CPU近期频繁访问的数据，直接供CPU快速读取，从而提高访问速度；选项B扩大容量是内存的功能，Cache无法扩大容量；选项C降低成本并非Cache的主要目的（Cache成本较高）；选项D错误。正确答案为A。26.计算机系统中，Cache（高速缓冲存储器）的主要作用是（）。

A.提高CPU访问内存的速度

B.提高外存的读写速度

C.扩大内存的物理容量

D.减少内存地址的位数【答案】：A

解析：Cache位于CPU与内存之间，用于缓存CPU近期频繁访问的数据和指令，使CPU无需频繁访问低速内存，从而提高数据访问速度。选项B错误（Cache不影响外存速度）；选项C错误（Cache容量远小于内存，无法扩大容量）；选项D错误（内存地址位数由CPU地址线数量决定，Cache不改变地址位数）。27.在计算机系统中，用于在CPU与内存、I/O设备之间传输数据的总线是？

A.地址总线

B.数据总线

C.控制总线

D.内部总线【答案】：B

解析：本题考察总线类型的功能。数据总线是计算机系统中专门用于传输数据信息的总线，双向传输（CPU与内存/I/O设备之间），支持数据的读写操作。选项A错误，地址总线单向传输地址信息，用于定位内存或I/O设备；选项C错误，控制总线传输控制信号（如读写命令、中断请求等）；选项D错误，内部总线是CPU内部各部件（如寄存器、ALU）之间的连接总线，与题目描述的外部传输场景不符。因此正确答案为B。28.8位二进制补码能表示的最大正数是？

A.128

B.127

C.126

D.-1【答案】：B

解析：本题考察补码的表示范围。8位二进制补码中，符号位为0表示正数，数值位全1时为最大正数，即二进制01111111，对应十进制127。选项A（128）超出8位补码的表示范围（补码范围为-128~127）；选项C（126）是次大正数；选项D（-1）是负数。因此正确答案为B。29.在计算机系统中，Cache（高速缓冲存储器）的主要作用是？

A.提高CPU访问主存的速度

B.扩大主存的存储容量

C.提高主存的存储容量

D.降低主存的功耗消耗【答案】：A

解析：本题考察Cache的功能知识点。Cache是介于CPU和主存之间的高速存储器，主要用于存储CPU近期可能频繁访问的数据和指令，从而减少CPU访问主存的等待时间，提高整体运算速度。选项B错误，Cache容量远小于主存，无法扩大主存容量；选项C错误，主存容量由主存本身的物理结构和配置决定，Cache不影响主存容量；选项D错误，Cache设计的核心目标是速度而非降低功耗，降低功耗通常通过节能模式或硬件优化实现，与Cache功能无关。30.8位补码表示的整数范围是（）？

A.-128到127

B.-127到127

C.-128到128

D.-127到128【答案】：A

解析：本题考察补码的表示范围知识点。8位补码中，最高位为符号位（0表示正，1表示负），且0的补码唯一（00000000）。正数补码等于原码，最大正数为01111111（127）；负数补码为原码除符号位外各位取反加1，最小负数为10000000（-128）。因此范围是-128到127。A选项正确。B选项-127到127是8位原码的范围（原码最高位为符号位，0和1分别表示正负，正数00000000和负数10000000均不表示-0和+0，导致范围小1）；C选项128超出8位无符号数最大值（2^8-1=255），且补码中无+128；D选项128超出范围且负数表示错误。31.在计算机的存储系统中，Cache、主存、辅存构成三级存储体系，其访问速度由快到慢的顺序是（）。

A.主存>Cache>辅存

B.Cache>主存>辅存

C.辅存>主存>Cache

D.Cache>辅存>主存【答案】：B

解析：本题考察存储器层次结构知识点。正确答案为B。Cache（高速缓冲存储器）速度最快（接近CPU速度），用于缓解CPU与主存的速度不匹配；主存（内存）速度次之，容量和成本介于Cache与辅存之间；辅存（如硬盘）速度最慢，但容量最大、成本最低。因此访问速度顺序为Cache>主存>辅存。32.运算器的核心部件是（）

A.控制器

B.算术逻辑单元(ALU)

C.存储器

D.总线【答案】：B

解析：本题考察运算器的组成。运算器主要负责算术运算（如加减乘除）和逻辑运算（如与或非），其核心是算术逻辑单元(ALU)，负责执行具体运算；选项A控制器是指挥协调各部件工作的核心，选项C存储器用于存储数据，选项D总线是数据传输通道，均非运算器核心部件，正确答案为B。33.计算机中采用补码表示负数的主要优点是？

A.便于实现减法运算，且表示范围比原码大

B.与原码的表示范围相同

C.便于进行逻辑运算

D.运算结果总是正的【答案】：A

解析：本题考察补码的特点。补码的核心优点是可将减法运算转化为加法运算（如X-Y=X+(-Y)补），且8位补码表示范围为-128~127，比原码（-127~127）多表示一个负数。选项B错误，补码表示范围比原码大；选项C错误，逻辑运算由ALU完成，与补码表示无关；选项D错误，补码可表示负数，运算结果不一定为正。34.计算机系统中，Cache、主存、辅存的访问速度由快到慢的排序是？

A.主存>Cache>辅存

B.Cache>主存>辅存

C.辅存>主存>Cache

D.主存>辅存>Cache【答案】：B

解析：本题考察存储器层次结构的速度特性。Cache（高速缓冲存储器）直接集成在CPU附近，速度最快（纳秒级）；主存（如DRAM）速度次之（微秒级）；辅存（如硬盘、SSD）速度最慢（毫秒级甚至更慢）。选项A将主存速度置于Cache之前，错误；选项C和D顺序完全颠倒，均不符合实际层次结构。35.8位补码整数的表示范围是（）

A.-128~127

B.-127~127

C.-127~128

D.-128~128【答案】：A

解析：本题考察补码的表示范围知识点。8位补码中，最高位为符号位，0表示正数，1表示负数。由于补码的特点，8位补码可以表示-128（即10000000），而原码和反码无法表示-128。因此8位补码整数的表示范围是-128~127。选项B是8位原码/反码的表示范围（无-128）；选项C和D超出了8位补码的合法范围（128无法用8位补码表示为正数）。36.CPU的核心组成部分是？

A.运算器和控制器

B.运算器和存储器

C.控制器和存储器

D.运算器、控制器和存储器【答案】：A

解析：本题考察CPU基本组成知识点。CPU由运算器（含算术逻辑单元ALU）和控制器（含程序计数器PC、指令寄存器IR等）构成，是执行指令的核心部件。存储器（主存）属于存储系统，独立于CPU，因此B、C、D选项错误。37.运算器的核心部件是？

A.加法器

B.算术逻辑单元（ALU）

C.寄存器

D.译码器【答案】：B

解析：本题考察运算器的组成。运算器核心是算术逻辑单元（ALU），负责完成算术运算（加减乘除等）和逻辑运算（与或非等）；加法器是ALU的组成部分（如算术运算中的核心单元），但非整个运算器的核心部件；寄存器是暂存数据的存储单元；译码器属于控制器（如指令译码）。因此选B。38.CPU的核心组成部分不包括以下哪一项？

A.运算器

B.控制器

C.存储器

D.寄存器【答案】：C

解析：本题考察CPU的基本组成知识点。CPU（中央处理器）的核心组成部分包括运算器（负责算术逻辑运算）、控制器（负责指令执行控制）和寄存器（暂存数据和地址）。而存储器（如主存）属于独立的系统存储部件，不属于CPU内部组成，因此正确答案为C。39.按传输信息类型划分，计算机总线分为哪几类？

A.地址总线、数据总线、控制总线

B.内部总线、系统总线、外部总线

C.同步总线、异步总线、半同步总线

D.单总线、双总线、多总线【答案】：A

解析：本题考察总线分类知识点。按传输信息类型，总线分为地址总线（传输地址信息）、数据总线（传输数据信息）、控制总线（传输控制信号）。B选项是按总线层次划分，C是按定时方式划分，D是按拓扑结构划分，均不符合题意。40.关于指令周期、机器周期和时钟周期的关系，正确的是？

A.时钟周期是CPU的最小时间单位

B.机器周期等于指令周期

C.指令周期仅包含一个机器周期

D.时钟周期是执行一条指令的时间【答案】：A

解析：本题考察CPU时间单位的概念。时钟周期是CPU操作的最小时间单位（如T周期）；机器周期是完成一个基本操作的时间（如取指周期），通常包含多个时钟周期；指令周期是执行一条指令的总时间，包含若干机器周期。选项B混淆了机器周期和指令周期，选项C错误认为指令周期仅含一个机器周期，选项D将时钟周期等同于指令周期，因此正确答案为A。41.已知8位二进制补码表示为11111111，其对应的十进制数是？

A.-1

B.0

C.1

D.255【答案】：A

解析：本题考察补码的表示与运算知识点。8位补码最高位为符号位，1表示负数，数值位取反加1可得到原码绝对值：将11111111的数值位（后7位）取反得0000000，加1后为0000001，即原码绝对值为1，符号位为负，故十进制数为-1。错误选项B（0的8位补码为00000000）、C（正数补码符号位为0，如1的补码为00000001）、D（255是8位无符号数，补码与原码相同）均不符合题意。42.计算机运算器的核心部件是？

A.算术逻辑单元（ALU）

B.通用寄存器

C.累加器

D.数据总线【答案】：A

解析：本题考察运算器的组成知识点。运算器主要负责算术运算和逻辑运算，其核心部件是算术逻辑单元（ALU），可完成加减乘除等基本运算及与、或、非等逻辑操作。通用寄存器和累加器是运算器的组成部分但非核心，数据总线是连接运算器与其他部件的传输通道，不属于运算器核心部件。43.计算机系统中，Cache（高速缓冲存储器）通常位于哪个层次？

A.CPU与主存储器之间

B.主存储器与辅助存储器之间

C.CPU内部寄存器与运算器之间

D.辅助存储器与CPU之间【答案】：A

解析：本题考察Cache的位置知识点。Cache用于解决CPU与主存速度不匹配问题，位于CPU和主存之间，速度接近CPU，容量较小，可临时存储CPU近期可能访问的数据。主存与辅存之间是存储层次的下一层，速度慢；CPU内部寄存器与运算器之间属于CPU内部结构，非系统Cache；辅助存储器与CPU之间无直接Cache连接。44.微程序控制器的核心组成部件是？

A.控制存储器

B.微指令寄存器

C.微地址寄存器

D.指令寄存器【答案】：A

解析：本题考察微程序控制器的核心结构。正确答案为A。微程序控制器通过存储微指令来实现对CPU操作的控制，其核心是控制存储器（CM），用于存放实现指令功能的微程序。B选项微指令寄存器（μIR）用于存放当前执行的微指令；C选项微地址寄存器（μAR）用于提供微指令的地址；D选项指令寄存器（IR）是硬布线控制器或普通CPU中的部件，用于存放当前指令，与微程序控制器无关。因此B、C、D均不是核心组成部件。45.在计算机运算器中，实现二进制加法运算的核心部件是？

A.寄存器

B.运算器

C.加法器

D.控制器【答案】：C

解析：本题考察运算器的核心组成。运算器中的算术逻辑单元（ALU）包含加法器，加法器是实现二进制加法运算的核心部件。A选项寄存器用于暂存数据，不负责运算；B选项运算器是整体，加法器是其组成部分；D选项控制器负责指令执行控制，不参与运算。46.当CPU响应中断时，首先执行的关键操作是？

A.识别中断源并获取中断服务程序入口

B.保存当前程序断点（PC值）

C.关中断以防止新的中断干扰

D.执行中断服务程序【答案】：B

解析：中断响应流程为：关中断→保存断点（PC值）→识别中断源→执行服务程序。“保存断点”是响应中断后首先执行的关键操作，故B正确。A是保存断点后的步骤；C“关中断”通常在响应前已完成；D是中断服务程序，在获取入口后执行。47.算术逻辑单元（ALU）能够直接完成的运算操作是（）

A.加法和减法

B.乘法和除法

C.逻辑运算中的异或和同或

D.以上都是【答案】：A

解析：ALU主要完成算术运算（加减）和逻辑运算（与/或/非/异或等），但乘法和除法需通过多次加减或移位实现（如乘法器），不属于ALU直接完成的操作。因此A正确（ALU可直接完成加减），B错误（乘法除法需额外电路），C错误（虽然异或属于逻辑运算，但选项A更基础且准确），D错误（因B错误）。48.在指令中直接给出操作数有效地址的寻址方式是（）？

A.直接寻址

B.间接寻址

C.寄存器寻址

D.立即寻址【答案】：A

解析：本题考察寻址方式知识点。直接寻址的操作数有效地址直接在指令中给出，CPU可直接访问该地址的数据；选项B间接寻址的有效地址存储在内存单元中，需先访问内存获取有效地址；选项C寄存器寻址的操作数在CPU寄存器中，指令中给出寄存器编号；选项D立即寻址的操作数直接在指令中，无需访问内存。正确答案为A。49.CPU的主要组成部分是？

A.运算器和存储器

B.运算器和控制器

C.控制器和存储器

D.控制器和输入设备【答案】：B

解析：本题考察CPU的基本组成知识点。CPU由运算器和控制器两大部分组成，其中运算器负责算术和逻辑运算，控制器负责指令的执行控制。A选项中存储器属于存储系统，不属于CPU核心组成；C选项同理，存储器是独立的存储设备；D选项输入设备属于外部设备，与CPU组成无关。50.在计算机系统中，Cache的主要作用是？

A.提高CPU访问主存储器的速度

B.扩大主存储器的存储容量

C.降低主存储器的访问成本

D.增加主存储器的数据传输宽度【答案】：A

解析：本题考察Cache作用知识点。Cache是位于CPU与主存之间的高速缓冲存储器，基于程序局部性原理，暂存CPU近期频繁访问的数据/指令，使CPU无需频繁访问慢速主存，从而提高访问速度。B错误，Cache不扩大主存容量（主存容量由物理存储芯片决定）；C错误，Cache通过速度提升而非降低成本；D错误，数据传输宽度由数据总线位数决定，Cache不直接影响。51.以下关于指令周期、机器周期和时钟周期的描述，正确的是？

A.时钟周期是指令周期的组成部分

B.机器周期通常由若干时钟周期组成

C.一个指令周期一定等于一个机器周期

D.机器周期是CPU的最小时间单位【答案】：B

解析：本题考察CPU周期的层次关系。时钟周期是CPU的最小时间单位（如100MHz时钟的周期为10ns），机器周期（M-cycle）是完成一个基本操作（如取指、执行）的时间，通常由若干时钟周期组成（B正确）。A错误，指令周期由若干机器周期组成，而非直接由时钟周期构成；C错误，一条指令可能需要多个机器周期（如取指、分析、执行），指令周期≠机器周期；D错误，时钟周期才是CPU的最小时间单位。52.在指令系统中，操作数直接包含在指令中的寻址方式是？

A.直接寻址

B.间接寻址

C.立即寻址

D.寄存器寻址【答案】：C

解析：本题考察指令寻址方式。立即寻址的特点是操作数直接嵌入指令中，取出指令即可获得操作数，无需访存；直接寻址需访问主存地址单元；间接寻址需多次访存获取操作数地址；寄存器寻址操作数在寄存器中。因此A、B、D不符合“操作数直接在指令中”的描述。53.一条指令的执行过程至少需要经过几个机器周期？

A.1个

B.2个

C.3个

D.不确定【答案】：B

解析：本题考察指令周期与机器周期关系知识点。指令周期由若干机器周期组成，至少包含取指周期（取出指令）和执行周期（执行指令），因此至少需要2个机器周期；不同指令可能有不同机器周期数（如访问内存指令可能需更多周期），但“至少”的情况下为2个。因此正确答案为B。54.Cache的主要作用是？

A.扩大主存容量

B.提高CPU访问主存的速度

C.增加存储器的可靠性

D.降低存储器的成本【答案】：B

解析：本题考察Cache的功能知识点。Cache（高速缓冲存储器）位于CPU和主存之间，利用速度接近CPU的小容量高速存储器，临时存储CPU频繁访问的数据，从而提高CPU访问主存的速度。A选项错误（扩大容量是主存+辅存的作用），C选项错误（可靠性由纠错码等技术保障），D选项错误（Cache成本高于主存）。55.在计算机系统中，负数的补码表示相比原码和反码，主要优势是？

A.运算规则简单，可将减法转化为加法

B.存储空间更小

C.负数表示更直观

D.数值范围更大【答案】：A

解析：本题考察补码的编码特点。补码的核心优势是将减法运算转化为加法运算（即减去一个数等于加上其补码），简化了算术逻辑单元（ALU）的运算逻辑，因此A正确。B错误，补码与原码、反码位数相同，存储空间无差异；C错误，原码通过符号位（0正1负）+数值位直观表示负数，补码符号位无此直观性；D错误，n位补码的数值范围为-2^(n-1)~2^(n-1)-1，与原码（-2^(n-1)+1~2^(n-1)-1）相比，仅多表示一个负数（-2^(n-1)），但数值范围并非更大。56.当CPU响应中断请求时，首先执行的操作是？

A.关闭中断系统（关中断）

B.保存当前程序的断点地址

C.执行中断服务程序

D.读取中断向量表获取服务程序入口【答案】：B

解析：本题考察中断响应流程。CPU响应中断时，首先需要暂停当前程序，保存当前程序的断点地址（即程序计数器PC的值），以便中断处理完成后能恢复执行原程序。选项A错误，关中断通常在中断响应开始前执行（或由硬件自动完成），属于响应过程的前置步骤而非第一步核心操作；选项C错误，执行中断服务程序是在获取入口地址之后的步骤；选项D错误，读取中断向量表是在保存断点之后，用于确定中断服务程序的入口地址。因此正确答案为B。57.以下哪种控制器结构通常采用存储程序的方式实现微操作控制？

A.微程序控制器

B.硬布线控制器

C.组合逻辑控制器

D.可编程控制器【答案】：A

解析：本题考察控制器类型知识点。微程序控制器将微操作控制信号编码为微指令，存储在控制存储器中，通过读取微指令实现控制逻辑，属于“存储程序”思想的体现。硬布线控制器（组合逻辑控制器）基于逻辑门电路直接生成控制信号，无需存储程序；可编程控制器（PLC）属于工业控制设备，与计算机组成原理无关，故正确答案为A。58.中断响应周期中，CPU完成的主要任务是？

A.识别中断源并获取中断服务程序入口地址

B.保存当前程序状态字（PSW）

C.将被中断程序的断点地址压入堆栈

D.恢复被中断程序的现场【答案】：A

解析：本题考察中断响应周期的任务。正确答案为A。中断响应周期的核心任务是识别中断源并确定对应的中断服务程序入口地址（通过查询中断向量表或中断识别码）。B选项保存PSW通常在中断服务程序中完成；C选项压入断点地址属于中断响应周期的“保护断点”步骤，但属于获取入口地址的前置操作；D选项恢复现场是中断服务程序执行完毕后返回前的操作。因此B、C、D均属于中断处理流程中的后续步骤，而非响应周期的主要任务。59.以下哪种中断属于外部中断？

A.除法错误中断

B.单步执行中断

C.I/O设备请求中断

D.断点中断【答案】：C

解析：本题考察中断类型的知识点。外部中断由CPU外部硬件（如I/O设备、定时器）触发，属于异步中断。选项A（除法错）、B（单步中断）、D（断点中断）均属于内部中断（由CPU内部事件触发，如程序异常、调试指令）。因此正确答案为C。60.在计算机系统中，用于传输数据信息的总线是？

A.地址总线

B.数据总线

C.控制总线

D.内部总线【答案】：B

解析：本题考察总线的分类及功能。数据总线（DB）用于在CPU、主存、I/O设备之间传输数据信息；地址总线（AB）用于传输地址信息以定位存储单元或外设；控制总线（CB）用于传输控制信号（如读写命令、中断请求）；内部总线是CPU内部各部件间的总线，非本题所指。因此选B，A、C、D错误。61.一条指令的基本格式通常包含（）两部分。

A.操作码和地址码

B.操作数和地址码

C.操作码和操作数

D.地址码和操作数【答案】：A

解析：本题考察指令格式知识点。指令由操作码（指明操作类型，如“加”“减”）和地址码（指明操作数地址）组成。A选项正确。B选项中“操作数”是地址码指向的内容，非指令格式独立部分；C选项错误，“操作数”是地址码的操作对象，指令格式中无“操作数”独立部分；D选项逻辑错误，地址码和操作数概念重复。62.在中断响应过程中，CPU保存断点的主要目的是？

A.防止中断数据丢失

B.使CPU能从原程序继续执行

C.保护中断服务程序的参数

D.提高中断处理速度【答案】：B

解析：本题考察中断系统中断点保存的知识点。‘断点’指CPU响应中断前正在执行的程序位置（即当前PC值）。保存断点的目的是在中断服务程序执行完毕后，CPU能通过恢复断点地址，从原程序被中断的位置继续执行。选项A错误，断点是程序执行位置，与数据丢失无关；选项C错误，参数保护通常由用户代码或中断服务程序自身完成，与保存断点无关；选项D错误，保存断点是逻辑操作，不影响中断处理速度。63.以下关于指令周期、机器周期和时钟周期的关系描述正确的是？

A.时钟周期>机器周期>指令周期

B.时钟周期<机器周期<指令周期

C.指令周期<机器周期<时钟周期

D.机器周期<指令周期<时钟周期【答案】：B

解析：本题考察计算机存储系统的周期关系。时钟周期是CPU时钟的最小时间单位；机器周期是完成一个基本操作（如取指）所需的时间，通常包含若干时钟周期；指令周期是执行一条指令的总时间，包含若干机器周期。因此三者关系为：时钟周期<机器周期<指令周期。其他选项顺序均错误。64.计算机运算器中，用于实现两个数算术运算和逻辑运算的核心部件是？

A.算术逻辑单元（ALU）

B.控制单元（CU）

C.指令寄存器（IR）

D.程序计数器（PC）【答案】：A

解析：本题考察运算器核心部件知识点。算术逻辑单元（ALU）是运算器的核心，负责执行算术运算（如加减乘除）和逻辑运算（如与或非）。选项B控制单元（CU）属于控制器，负责协调各部件工作；选项C指令寄存器（IR）用于暂存当前执行的指令；选项D程序计数器（PC）用于存储下一条指令地址，均不符合题意，故正确答案为A。65.Cache存储器的主要作用是（）

A.提高CPU访问内存的速度

B.扩大内存的存储容量

C.提高内存的读写可靠性

D.增加内存的接口数量【答案】：A

解析：本题考察Cache的基本功能知识点。Cache是高速缓冲存储器，其核心作用是解决CPU与内存之间的速度不匹配问题，通过临时存储CPU近期频繁访问的数据和指令，减少CPU等待内存读写的时间，从而提高系统整体性能。选项B错误，Cache无法扩大内存的实际存储容量（扩大容量需通过主存或外存实现）；选项C错误，Cache的可靠性由硬件设计保障，与提高读写可靠性无关；选项D错误，内存接口数量由硬件架构决定，与Cache无关。66.在Cache的地址映射方式中，实现简单但冲突概率较高的是哪种映射？

A.直接映射

B.全相联映射

C.组相联映射

D.混合映射【答案】：A

解析：本题考察Cache地址映射方式的特点。直接映射将主存块固定映射到Cache指定块（如主存块i→Cache块imod块数），实现简单但冲突概率高（多主存块映射到同一Cache块）。选项B全相联映射复杂但冲突少；选项C组相联冲突概率低于直接映射；选项D混合映射非标准分类。因此正确答案为A。67.在中断响应过程中，CPU首先执行的操作是？

A.读取中断向量表获取中断服务程序入口地址

B.保存当前程序断点（PC值）

C.关中断，防止新的中断干扰

D.识别中断源并判断中断优先级【答案】：C

解析：本题考察中断响应流程。中断响应的核心步骤为：首先关中断（防止响应过程中被其他中断打断），然后保存当前程序断点（PC入栈），接着识别中断源并判断优先级，最后读取中断向量表获取服务程序入口地址。A、B、D均为后续步骤，C是最先执行的操作。68.在计算机系统中，指令周期、机器周期、时钟周期的关系正确的是？

A.时钟周期＞机器周期＞指令周期

B.指令周期＞机器周期＞时钟周期

C.机器周期＞时钟周期＞指令周期

D.指令周期＞时钟周期＞机器周期【答案】：B

解析：本题考察CPU周期的层级关系。时钟周期是CPU的最小时间单位（如1个T周期）；机器周期（CPU周期）是完成一个基本操作（如取指）所需的时间，通常包含若干时钟周期（如5个时钟周期=1个机器周期）；指令周期是执行一条指令的总时间，通常包含取指、译码、执行等多个机器周期。因此三者关系为：指令周期＞机器周期＞时钟周期，B正确。A错误，时钟周期是最小单位，不可能大于机器周期；C、D错误，机器周期由时钟周期组成，必然大于时钟周期，且指令周期包含多个机器周期，必然大于机器周期。69.指令周期、机器周期和时钟周期的关系是（）

A.指令周期=机器周期=时钟周期

B.指令周期>机器周期>时钟周期

C.指令周期<机器周期<时钟周期

D.三者无固定关系【答案】：B

解析：本题考察指令执行时间的层次关系。时钟周期是CPU最基本的时间单位；机器周期是完成一个基本操作（如取指、执行）的时间，通常包含若干时钟周期；指令周期是执行一条指令的时间，由若干机器周期组成（如取指周期、执行周期等）。因此三者关系为：指令周期>机器周期>时钟周期，正确答案为B。70.Cache的主要作用是（）。

A.提高CPU运算速度

B.减少CPU访问主存的时间

C.扩大内存储器的容量

D.优化指令执行的顺序【答案】：B

解析：Cache是高速缓冲存储器，其核心作用是存放CPU近期频繁访问的数据和指令，通过将高频访问的信息临时存储在速度更快的Cache中，减少CPU直接访问低速主存的时间，从而提升系统整体效率。A选项CPU运算速度主要由运算器性能和时钟频率决定；C选项内存容量由主存物理容量决定，Cache无法扩大主存容量；D选项指令执行顺序由程序逻辑决定，与Cache无关。因此正确答案为B。71.算术逻辑单元（ALU）不具备的功能是（）

A.加法运算

B.逻辑与运算

C.浮点运算

D.位操作【答案】：C

解析：本题考察运算器中算术逻辑单元（ALU）的功能。ALU主要完成定点算术运算（如加减运算）和逻辑运算（如与或非、位操作等），而浮点运算通常由专门的浮点运算器（FPU）处理，不属于ALU的功能。选项A、B、D均为ALU的典型功能，因此正确答案为C。72.在计算机的I/O接口编址方式中，I/O端口地址与主存地址统一编址的特点是以下哪项？

A.需要专门的I/O指令，地址空间独立

B.不需要专门的I/O指令，通过访存指令访问I/O端口

C.地址空间独立，且I/O指令执行速度更快

D.地址空间与主存统一，且只能使用I/O指令访问【答案】：B

解析：本题考察I/O接口编址方式的知识点。统一编址（存储器映射编址）的特点是I/O端口地址占用主存地址空间，因此CPU通过普通的访存指令（如LOAD/STORE）即可访问I/O端口，无需专门的I/O指令（如IN/OUT）。选项A描述的是独立编址（专用I/O指令，地址空间独立）；选项C错误，统一编址因无专用I/O指令，执行速度无优势；选项D错误，统一编址无需专用I/O指令。因此正确答案为B。73.关于Cache的描述，错误的是（）

A.Cache的命中率随块大小增大而持续提高

B.Cache的容量通常远小于主存容量

C.Cache采用全相联映射时命中率最高

D.Cache的作用是提高CPU访问主存的速度【答案】：A

解析：本题考察Cache的基本原理。Cache命中率受块大小、容量、映射方式等影响：当块大小过小时，数据分散导致命中率低；过大时，因块内数据不常同时访问，命中率反而下降，并非持续提高，故A错误。B正确（Cache容量通常为KB级，主存为GB级）；C正确（全相联映射不限制块位置，命中率理论最高）；D正确（Cache存放高频数据，减少主存访问时间）。74.在计算机系统中，Cache的主要作用是？

A.提高CPU访问主存的速度

B.扩大主存储器的容量

C.提高外存储器的读写速度

D.提供大容量的虚拟存储器【答案】：A

解析：Cache是介于CPU与主存之间的高速小容量存储器，其核心作用是存储CPU近期频繁访问的数据和指令，从而减少CPU直接访问主存的次数，提高访问速度。选项B中扩大主存容量是主存本身的功能；选项C外存储器（如硬盘）的读写速度与Cache无关；选项D虚拟存储器（虚拟内存）是通过外存模拟内存的技术，与Cache的功能定位不同。75.DRAM（动态随机存取存储器）和SRAM（静态随机存取存储器）属于以下哪种存储器？

A.随机存取存储器（RAM）

B.只读存储器（ROM）

C.高速缓冲存储器（Cache）

D.辅助存储器（如硬盘）【答案】：A

解析：本题考察存储器分类。DRAM和SRAM均属于随机存取存储器（RAM），特点是可随时对任意存储单元进行读写操作。选项B只读存储器（ROM）仅能读出数据，无法随意写入；选项C高速缓冲存储器（Cache）是基于局部性原理的高速存储器，通常采用SRAM实现，但不属于DRAM/SRAM的类别；选项D辅助存储器（如硬盘）属于外存储器，与RAM物理介质和访问方式不同。因此正确答案为A。76.在补码加法运算中，判断结果是否溢出的常用方法是（）

A.最高位进位

B.双符号位不同

C.次高位进位

D.最低位进位【答案】：B

解析：本题考察补码加法溢出判断知识点。补码采用双符号位（变形补码）表示时，正数符号位为00，负数为11。当两个符号位结果不同（如01或10）时，表明发生溢出；而最高位进位（选项A）仅用于无符号数运算的溢出判断，补码为有符号数，故A错误。次高位进位和最低位进位与溢出判断无关，因此正确答案为B。77.在输入输出接口中，CPU通过执行输入输出指令直接访问I/O端口的编址方式是？

A.统一编址

B.独立编址

C.存储器映射编址

D.寄存器间接寻址【答案】：B

解析：本题考察I/O端口编址方式知识点。独立编址中，I/O端口与内存地址空间独立，CPU通过IN/OUT指令直接访问I/O端口，无需修改访存指令。统一编址（存储器映射编址）将I/O端口地址与内存地址重叠，CPU通过访存指令（如LOAD/STORE）访问I/O；寄存器间接寻址是寻址方式，非编址方式。因此正确答案为B。78.计算机的中央处理器（CPU）主要由哪两部分组成？

A.运算器和控制器

B.运算器和存储器

C.控制器和存储器

D.存储器和I/O接口【答案】：A

解析：本题考察CPU的基本组成知识点。CPU核心功能部件是运算器（执行算术逻辑运算）和控制器（指挥协调指令执行），存储器属于存储系统，I/O接口属于输入输出子系统，因此B、C、D选项均错误。79.在计算机中，8位二进制补码表示的整数范围是？

A.-128~127

B.-127~127

C.0~255

D.-256~255【答案】：A

解析：本题考察补码的表示范围知识点。8位二进制补码中，最高位为符号位，0表示正数，1表示负数。补码中-128的二进制形式为10000000（无对应原码），因此8位补码的整数范围是-128到127。选项B缺少-128的表示，C是8位无符号数范围，D为16位补码范围，故正确答案为A。80.冯·诺依曼计算机的核心思想是______。

A.存储程序和程序控制

B.二进制表示数据

C.多道程序设计

D.并行处理数据【答案】：A

解析：本题考察冯·诺依曼体系结构的核心思想知识点。冯·诺依曼计算机的核心思想是“存储程序”（将程序和数据以二进制形式存储在存储器中）和“程序控制”（计算机自动按程序指令顺序执行）。选项B“二进制表示数据”是数据表示方式，非核心思想；选项C“多道程序设计”是操作系统的发展技术，非冯·诺依曼核心思想；选项D“并行处理数据”是现代计算机的优化技术，非冯·诺依曼原始设计思想。故正确答案为A。81.按总线传输信息的类型分类，以下不属于总线类型的是（）。

A.数据总线

B.地址总线

C.控制总线

D.地址-数据复用总线【答案】：D

解析：本题考察总线分类知识点。总线按信息类型分为数据总线（传输数据）、地址总线（传输地址）、控制总线（传输控制信号），因此A、B、C均为正确分类。D选项“地址-数据复用总线”是按传输方式（地址与数据分时复用）分类，而非按信息类型，故D错误。82.在中断响应过程中，CPU需要保存当前程序的断点，该断点通常存放在（）。

A.程序计数器（PC）

B.堆栈

C.指令寄存器（IR）

D.累加器（AC）【答案】：A

解析：程序计数器（PC）在中断发生前指向当前指令的下一条执行地址，即“断点”。中断响应时，CPU会自动将PC的值压入堆栈保存，然后转向中断服务程序入口。选项B堆栈是保存断点的物理位置，但“断点”本身指PC的值；选项C指令寄存器（IR）用于暂存当前执行的指令；选项D累加器（AC）是运算器中的通用寄存器，与断点无关。83.同步总线与异步总线相比，其数据传输的主要特点是？

A.采用公共时钟信号同步各部件操作

B.依赖握手信号完成数据传输

C.必须使用专用控制总线

D.仅适用于低速设备间通信【答案】：A

解析：本题考察总线分类知识点。同步总线通过公共时钟信号同步各部件操作，数据传输速度快、控制简单；异步总线无公共时钟，通过握手信号（应答）完成传输，B错误；同步/异步总线均可使用或不使用专用控制总线，C错误；同步总线适用于高速设备，D错误。因此正确答案为A。84.以下关于指令周期的描述，正确的是？

A.指令周期是CPU执行一条指令所需的时间，由取指周期和执行周期组成

B.指令周期等于机器周期

C.指令周期是主存完成一次读/写操作的时间

D.指令周期就是时钟周期【答案】：A

解析：本题考察指令周期的定义。指令周期是CPU从取指到执行完成一条指令的全过程时间，包含取指周期（取指令）和执行周期（执行指令），因此A正确。选项B错误，机器周期是完成基本操作（如取指）的时间，指令周期通常包含多个机器周期；选项C错误，主存读/写时间是存取周期（机器周期的一种），不等于指令周期；选项D错误，时钟周期是CPU最小时间单位，指令周期远大于时钟周期。85.CPU的基本功能不包括以下哪项？

A.执行指令序列

B.存储程序和数据

C.进行算术逻辑运算

D.控制计算机各部件协调工作【答案】：B

解析：本题考察CPU的核心功能知识点。CPU（中央处理器）的主要功能包括执行指令序列（A正确）、进行算术逻辑运算（C正确）以及控制计算机各部件协调工作（D正确）；而存储程序和数据是存储器（如内存、硬盘）的功能，CPU本身不具备长期存储能力，因此B选项错误。86.CPU中用于暂时存放数据和运算结果的部件是______。

A.寄存器组

B.高速缓冲存储器(Cache)

C.主存储器

D.系统总线【答案】：A

解析：本题考察CPU组成部件的功能知识点。CPU由运算器、控制器和寄存器组组成，其中寄存器组用于暂存数据、运算结果、指令地址等。选项BCache是CPU与主存之间的高速缓冲，不属于CPU内部；选项C主存储器是独立的外部存储，非CPU部件；选项D系统总线是数据传输通道，非存储部件。故正确答案为A。87.8位二进制无符号数11111111（十进制255）加1后，结果的二进制形式及进位情况是？

A.100000000，进位位为1

B.10000000，进位位为1

C.00000000，进位位为1

D.11111111，进位位为0【答案】：B

解析：8位无符号数取值范围为0~255（二进制00000000~11111111）。当数值为255（11111111）时加1，会产生进位，结果为10000000（十进制256），此时进位位（Cy）为1。A选项错误，8位无符号数结果仅保留低8位数值；C选项错误，00000000是0加1的结果，与题干数值不符；D选项错误，11111111加1后会进位，不会保持原数。88.计算机系统的存储器层次结构中，位于CPU与主存之间，用于缓解CPU访问主存速度瓶颈的是？

A.寄存器

B.Cache

C.硬盘

D.光盘【答案】：B

解析：Cache（高速缓冲存储器）位于CPU与主存之间，其速度接近CPU，容量较小，用于存储CPU近期频繁访问的数据和指令，从而缓解CPU与主存之间的速度差异。A选项寄存器是CPU内部的高速存储单元，不属于“CPU与主存之间”的层次；C、D选项硬盘和光盘属于辅存，速度远慢于主存，无法缓解CPU访问主存的瓶颈。89.用于传输地址信息的总线是？

A.数据总线

B.地址总线

C.控制总线

D.内部总线【答案】：B

解析：本题考察总线类型知识点。总线按功能分为三类：地址总线（传输地址信息，如内存地址、I/O端口地址）、数据总线（传输数据信息，如指令数据、操作数）、控制总线（传输控制信号，如读写命令、中断请求）。选项A“数据总线”传输数据而非地址，选项C“控制总线”传输控制信号，选项D“内部总线”是CPU内部总线（非外部总线类型）。正确答案为B。90.中断响应过程中，CPU保存的断点是指（）

A.下一条要执行的指令地址

B.当前正在执行的指令地址

C.中断服务程序的入口地址

D.主程序中调用中断服务程序的返回地址【答案】：A

解析：本题考察中断断点的概念。中断响应时，CPU需保存“断点”——即当前程序中被中断的下一条指令的地址（由程序计数器PC保存），以便中断返回后继续执行原程序。选项A正确。B错误（当前指令地址已执行完毕）；C错误（中断服务入口地址由中断向量表获取）；D错误（中断由硬件触发，无主程序调用过程）。91.运算器（算术逻辑单元）不包含以下哪个部件？

A.累加器

B.暂存寄存器

C.指令寄存器

D.算术逻辑单元（ALU）【答案】：C

解析：本题考察运算器的组成。运算器核心部件包括算术逻辑单元（ALU）、累加器、暂存寄存器、通用寄存器等，负责算术/逻辑运算。指令寄存器（IR）属于控制器部件，用于存放当前执行的指令，不属于运算器。正确答案为C。92.冯·诺依曼体系结构的主要特点是？

A.采用存储程序控制原理

B.采用多指令流单数据流（SIMD）结构

C.数据和指令必须分开存储

D.以输入输出设备为中心【答案】：A

解析：本题考察冯·诺依曼体系结构的核心特点。冯·诺依曼体系的关键是将程序和数据以二进制形式存储在存储器中，并通过程序控制计算机自动执行，即“存储程序控制”原理，因此A正确。B错误，“多指令流单数据流”是并行计算中的SIMD结构，不属于冯·诺依曼体系的特点；C错误，冯·诺依曼体系并未明确要求数据和指令必须分开存储，现代计算机的“数据与指令分开存储”是后续发展的优化，非原始体系核心；D错误，冯·诺依曼体系早期以运算器为中心，而非输入输出设备。93.CPU的核心功能是进行什么操作？

A.算术和逻辑运算

B.存储程序和数据

C.实现输入输出控制

D.管理计算机系统的资源【答案】：A

解析：本题考察CPU功能知识点。CPU的核心功能包括算术和逻辑运算（由运算器完成）以及指令执行控制（由控制器完成）。选项B“存储程序和数据”是存储器的功能；选项C“实现输入输出控制”主要由I/O接口电路完成；选项D“管理计算机系统的资源”是操作系统的核心功能，因此正确答案为A。94.按数据传输方式分类的总线是（）

A.系统总线

B.内部总线

C.并行总线

D.地址总线【答案】：C

解析：总线按传输数据位数可分为“并行总线”（同时传输多位数据，如32位总线）和“串行总线”（按位顺序传输，如USB）；A选项“系统总线”是按连接部件分类（连接CPU、内存、I/O接口）；B选项“内部总线”是按总线所在位置分类（如CPU内部的运算器与寄存器间总线）；D选项“地址总线”是按传输信息类型分类（仅传输地址信息）。95.在计算机存储器层次结构中，速度最快、容量最小的是（）

A.辅存

B.主存

C.寄存器

D.Cache【答案】：C

解析：寄存器位于CPU内部，直接参与运算，速度最快、容量最小（通常为几个到几十个字节）。选项A辅存（如硬盘）速度最慢、容量最大；选项B主存（内存）速度次之、容量中等；选项DCache速度快于主存但慢于寄存器，容量比寄存器大。因此正确答案为C。96.关于微程序控制器和硬布线控制器的比较，下列说法正确的是？

A.微程序控制器的执行速度比硬布线控制器快

B.微程序控制器的设计复杂度低于硬布线控制器

C.微程序控制器采用存储逻辑实现控制，硬布线控制器采用组合逻辑

D.微程序控制器仅适用于小型计算机，硬布线控制器适用于大型机【答案】：C

解析：本题考察控制器类型的区别。A选项错误，硬布线控制器通过组合逻辑电路直接生成控制信号，执行速度更快；B选项错误，微程序控制器通过微指令序列（存储在控制存储器）实现控制，修改时只需调整微程序，设计复杂度更低；C选项正确，微程序控制器将控制信号编码为微指令，存于控制存储器（存储逻辑）；硬布线控制器通过逻辑门电路（组合逻辑）直接实现控制；D选项错误，两者适用场景与机器规模无关，现代CPU多采用微程序控制器以简化设计。97.下列关于存储器层次结构（Cache-主存-辅存）的描述中，错误的是（）

A.速度关系：Cache>主存>辅存

B.容量关系：Cache<主存<辅存

C.成本关系：Cache>主存>辅存

D.地址映射方式：主存采用全相联映射，Cache采用直接映射【答案】：D

解析：本题考察存储器层次结构的特性。A、B、C选项均正确：Cache速度最快、容量最小、成本最高；主存次之；辅存（如硬盘）速度最慢、容量最大、成本最低。D选项错误，主存与Cache的地址映射方式通常为主存采用直接映射，Cache采用全相联或组相联映射，而非主存全相联、Cache直接映射。因此错误选项为D。98.数据总线的主要特性是？

A.单向传输地址信息

B.双向传输数据信息

C.单向传输控制信息

D.双向传输地址信息【答案】：B

解析：本题考察总线功能分类。数据总线是双向传输数据信息的总线，允许数据在CPU与内存、I/O设备之间双向流动。选项A“单向传输地址信息”是地址总线的功能；选项C“单向传输控制信息”属于控制总线（如读/写信号），但非数据总线核心特性；选项D“双向传输地址信息”地址总线通常单向输出地址，不双向传输。因此正确答案为B。99.在指令寻址方式中，操作数直接包含在指令中的寻址方式是？

A.立即寻址

B.直接寻址

C.间接寻址

D.寄存器寻址【答案】：A

解析：本题考察指令寻址方式的区别。立即寻址的操作数直接嵌入在指令的地址字段中，指令执行时可直接取出操作数（无需访问内存）；直接寻址的操作数在主存单元中，指令仅给出操作数的主存地址；间接寻址的操作数地址需通过主存单元间接获取；寄存器寻址的操作数位于CPU内部寄存器中，指令仅指定寄存器编号。因此正确答案为A。100.计算机系统中，连接CPU、存储器和I/O设备的公共信息通道是？

A.数据总线

B.地址总线

C.控制总线

D.系统总线【答案】：D

解析：本题考察总线类型及功能知识点。系统总线是连接CPU、内存和I/O设备的公共信息通道，包含数据总线（传输数据）、地址总线（传输地址）和控制总线（传输控制信号）三部分。A、B、C均为系统总线的组成部分，而非整体公共通道。故正确答案为D。101.算术逻辑运算单元（ALU）的主要功能是（）。

A.只进行算术运算

B.只进行逻辑运算

C.进行算术和逻辑运算

D.进行算术、逻辑运算及控制功能【答案】：C

解析：ALU是运算器的核心部件，主要完成两类操作：算术运算（如加减、比较等）和逻辑运算（如与、或、非、异或等）。A、B选项均片面，ALU不单独仅完成单一类型运算；D选项错误，控制功能由控制器完成，ALU不具备控制功能。因此正确答案为C。102.程序计数器（PC）的主要作用是？

A.存储当前正在执行的指令

B.存放下一条要执行的指令的地址

C.保存运算结果

D.存放中断服务程序的入口地址【答案】：B

解析：程序计数器（PC）用于指示CPU下一条指令的内存地址，故B正确。A是指令寄存器（IR）的功能；C由累加器（AC）或通用寄存器完成；D是中断向量表的功能，非PC的主要作用。103.在计算机系统中，指令周期、机器周期和时钟周期的关系是？

A.指令周期>机器周期>时钟周期

B.时钟周期>机器周期>指令周期

C.机器周期>时钟周期>指令周期

D.时钟周期>指令周期>机器周期【答案】：A

解析：本题考察指令执行时间的层次关系。时钟周期是CPU操作的最小时间单位，机器周期（如取指周期、执行周期）由若干时钟周期组成，指令周期是执行一条指令所需的时间，由若干机器周期组成，因此三者关系为指令周期>机器周期>时钟周期，故A正确。B、C、D选项的周期顺序均不符合实际的时间层次结构。104.Cache（高速缓冲存储器）的主要作用是（）？

A.提高CPU访问主存的速度

B.扩大主存的存储容量

C.提高主存的存储利用率

D.降低主存的访问成本【答案】：A

解析：本题考察存储器层次结构中Cache的作用知识点。Cache是介于CPU与主存之间的高速小容量存储器，其核心作用是解决CPU与主存速度不匹配问题：利用CPU访问局部性原理（时间局部性和空间局部性），将频繁访问的数据提前存入Cache，使CPU无需频繁访问慢速主存。B选项扩大容量是辅存（如硬盘）的作用；C选项存储利用率通常指主存或辅存的空间使用效率，与Cache无关；D选项降低访问成本不是Cache的目标，Cache主要通过速度提升而非成本降低发挥作用。105.以下哪种总线属于按传输信息类型划分的总线？

A.地址总线

B.内部总线

C.系统总线

D.局部总线【答案】：A

解析：本题考察总线分类。按传输信息类型，总线分为地址总线（传输地址）、数据总线（传输数据）、控制总线（传输控制信号），因此选项A正确。选项B（内部总线）、C（系统总线）、D（局部总线）均是按总线位置/结构划分的，不属于信息类型分类。106.若某计算机主存储器的地址线有20条，数据线有16条，则该主存储器的最大容量是？

A.1MB

B.2MB

C.4MB

D.8MB【答案】：B

解析：主存储器容量由地址线数量和数据线宽度共同决定：地址线20条可寻址2^20=1MB的地址空间（1字节/地址）；数据线16位表示每次访问可读取2字节（16位=2字节），因此总容量为1MB×2=2MB。选项A仅考虑地址线未考虑数据线宽度；选项C（4MB）需22条地址线（2^22=4MB）；选项D（8MB）需23条地址线（2^23=8MB）。107.冯·诺依曼体系结构的核心思想是（）。

A.存储程序和程序控制

B.多道程序设计

C.分时系统

D.并行处理【答案】：A

解析：本题考察冯·诺依曼体系结构的核心思想知识点。正确答案为A，因为冯·诺依曼体系结构的核心是“存储程序”（程序和数据以二进制形式存储在存储器中）和“程序控制”（计算机按程序指令顺序自动执行）。B选项“多道程序设计”是操作系统的功能，C选项“分时系统”是操作系统的工作方式，D选项“并行处理”是计算机系统的技术手段，均非冯·诺依曼体系的核心思想。108.在计算机存储系统中，Cache的主要作用是（）

A.扩大主存容量

B.提高CPU访问主存的速度

C.降低主存的硬件成本

D.增加内存的物理存储密度【答案】：B

解析：本题考察Cache的作用知识点。Cache是位于CPU和主存之间的高速小容量存储器，用于存放CPU近期可能频繁访问的数据和指令，从而减少CPU访问主存的时间，提高整体系统速度。选项A是虚拟存储器的作用（通过地址映射扩大逻辑地址空间）；选项C和D与Cache的设计目标无关（Cache的目的是速度而非成本或存储密度）。109.在计算机系统中，负责专门传送数据信息的总线是（）

A.地址总线

B.数据总线

C.控制总线

D.地址数据复用总线【答案】：B

解析：本题考察总线类型与功能的知识点。总线按传输信息类型分为三类：地址总线（仅传送地址信息，单向）、数据总线（仅传送数据信息，双向）、控制总线（传送控制信号，如读写命令、中断请求等）。选项A错误，地址总线仅用于传送地址；选项C错误，控制总线仅用于传送控制信号；选项D错误，地址数据复用总线是地址和数据分时使用同一物理线路，并非专门传送数据。110.以下哪种属于微程序控制器的组成部分？

A.控制存储器

B.组合逻辑电路

C.指令流水线

D.地址寄存器【答案】：A

解析：本题考察微程序控制器的结构。微程序控制器由控制存储器（存放微程序）、微指令寄存器、微地址形成部件等组成。选项B（组合逻辑电路）是硬布线控制器的核心；选项C（指令流水线）是CPU执行指令的方式；选项D（地址寄存器）是存储器寻址部件。因此正确答案为A。111.按照总线传输信息的类型分类，以下哪项不属于总线类型？

A.地址总线

B.数据总线

C.控制总线

D.内部总线【答案】：D

解析：本题考察总线分类。按传输信息类型，总线分为地址总线（传地址）、数据总线（传数据）、控制总线（传控制信号）。“内部总线”属于按总线位置分类（如片内总线、系统总线、外部总线），与按信息类型分类的地址/数据/控制总线无关。正确答案为D。112.下列关于数据总线的描述中，正确的是？

A.数据总线是单向传输的，仅用于CPU向其他部件输出数据

B.数据总线的位数决定了CPU与外设之间单次数据传输的最大宽度

C.数据总线的带宽仅取决于总线的工作频率

D.数据总线是分时复用的，与地址总线共用同一物理线路【答案】：B

解析：本题考察数据总线特性。数据总线是双向传输的（CPU可输入/输出数据），其位数（如8位、16位）直接决定单次数据传输的最大宽度（带宽=位数×频率/8）。A选项“单向传输”错误；C选项错误，带宽同时取决于位数和频率；D选项错误，数据总线与地址总线通常独立，地址总线可能分时复用但数据总线不。113.运算器中算术逻辑单元（ALU）的主要功能是？

A.仅进行算术运算

B.仅进行逻辑运算

C.进行算术和逻辑运算

D.进行算术运算并存储结果【答案】：C

解析：本题考察运算器中ALU的功能知识点。ALU（算术逻辑单元）是运算器的核心，既能完成算术运算（如加减乘除），也能完成逻辑运算（如与或