【存内计算主流实现方式分析2000字】

存内计算主流实现方式分析存储器是存内计算的核心，本节按照传统易失性存储器和新兴非易失性存储器进行分类,主要介绍各种存储器的存储原理以及存内计算实现的主要方式。1.1基于传统易失性存储器件的存内计算易失性存储器主要包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。SRAM存储单元有多种形式，如图1.5(a)所示为6T(6Transistors)结构，两个首尾相接的反相器组成双稳态电路，字线控制存取晶体管的开启，将存储的数据从位线读出或者写入数据，具有优异的鲁棒性[8]。DRAM利用电容存储电荷进行信息存储，常用存储单元为1T1C(1Transistor1Capacitance)结构，如图1.5(b)所示，通过字线控制晶体管的开启向电容写入数据或者读出数据到位线中，由于存在电容放电，需要进行刷新操作[9]。图1.5(a)6T静态随机存取存储器单元；(b)1T1C动态随机存取存储器单元SRAM和DRAM均可以在电荷域进行存内逻辑运算。如图1.6(a)所示，同时激活两行SRAM单元，通过设置一定阈值的读出放大器(SA)分别在BL和BL执行逻辑与和逻辑或非操作，可以扩展到多位逻辑操作，该方案存在系统鲁棒性降低且原始数据可能被损坏的问题[10]。DRAM利用内部电容进行存内逻辑运算，如图1.6(b)所示，同时激活三行DRAM单元，由电荷共享原理可以计算出位线电压如公式（1.1）所示[11]。使用具有一定阈值的SA得到逻辑计算结果，Select单元的逻辑状态0和1分别对应于实现逻辑与和或操作，通过预保留特定的行和地址以及行复制或克隆操作，使原始数据不会被破坏，该方案利用了存储器内部的高带宽[12]。VBL图1.6(a)SRAM逐位逻辑操作的示意图；(b)DRAM逐位逻辑操作的示意图SRAM阵列也可以用于矩阵向量乘法(Matrixvectormultiplication,MVM)运算,Yin等人提出一种12TSRAM单元，可以在存储器内部实现异或累加运算,12T结构包括用于存储数据的典型SRAM6T单元和6个用于异或运算的晶体管，其累加值通过模数转换器(Analogtodigitalconverter,ADC)数字化位线模拟电压后得出[13]。神经网络中的MVM运算占用绝大部分计算资源，而神经网络可以很好的映射到上述SRAM阵列：权重存储在SRAM阵列中，输入向量通过额外字线激活。因此该SRAM结构可以高效的计算二值多层感知器（Multilayerperceptron,MLP）或卷积神经网络（Convolutionalneuralnetwork,CNN）矩阵向量乘法，以加速神经网络计算。可以通过利用本征位线电容或者在SRAM单元中增加额外的电容实现多位输入向量的相关运算。1.2基于非易失性存储器件的存内计算非易失性存储器主要包括闪存（Flash）、电阻随机存取存储器（RRAM）、相变存储器（PCM）、磁阻随机存取存储器（MRAM）以及本文后面章节将讨论的铁电存储器件。非易失性存储器相较于传统易失性存储器具有高密度、低功耗、非易失性等优势，尤其是其固有的计算能力，对实现存内计算具有很大的优势。1．基于Flash的存内计算Flash的基本存储单元为浮栅场效应晶体管(Floatinggatefieldeffecttransistor,FGFET)，FGFET与MOSFET的差别在于在栅极和衬底之间引入电绝缘的浮动栅极。Flash的存储原理主要通过控制浮栅与沟道之间的电荷转移来实现，并且由于绝缘层的隔离，浮栅中的电荷不会泄露，使其具有非易失性存储特性[14]。FGFET具有多值连续性，可以利用器件的电气特性进行存储器内多值MVM计算，进而应用到神经网络，并且与标准CMOS工艺具有很好的兼容性，使其具有大规模集成的潜力[15]。如图1.7所示为一个含有一层隐藏层的MLP神经网络的硬件实现方式[16]，通过对SST超级Flash单元的连接方式进行修改，每一个存储单元都可以精确单独读写[17]。图1.7(a)为2×2阵列的输入层与隐藏层的连接，权重以电荷的形式存储在浮栅中，输入数据转移成电压，每一行的输出电流为该行所有列的电流之和，即输入电压与权重的乘积，从而实现矩阵向量乘法运算；采用差分权重，利用运放电路将两行得到的结果相减，实现负权重，激活函数通过外围电路实现。通过引入一行外围浮栅晶体管连接隐藏层与输出层，如图1.7(b)所示，从而实现完整的神经网络。基于FLASH存内计算的问题主要在于过高的写和擦除电压，导致高能耗，以及耐久性不足。图1.72×2Flash阵列示例[16](a)输入层与隐藏层的连接；(b)隐藏层与输出层的连接2．基于新型非易失性存储器件的存内计算RRAM/PCM/MRAM均为电阻式存储的二端器件，可以被编程为低阻态或高阻态，其中RRAM、PCM还具有中等电阻状态，三种器件结构如图1.8(a)所示[18]。RRAM器件的电阻切换过程对应于导电细丝的产生和破坏，PCM利用相变材料的结晶相和非晶相之间的转换，MRAM的电阻状态是由两个铁磁金属层的磁化方向决定的。这三种非易失性器件的存储单元通常都采用如图1.8(b)所示的1T1R(1Transistor1Resistance)结构。图1.8(a)RRAM/PCM/MRAM的器件结构[18]；(b)1T1R存储单元RRAM等存储器具有非易失性二值存储能力,可以利用其电阻状态在电流域进行存内逻辑操作，具有高能效、高速率和高并行性。RRAM等器件由于电阻式存储原理而具有的固有计算能力使其在神经网络应用中更具优势，可以通过器件本身的电气行为,如基尔霍夫定律和欧姆定律来实现MVM运算。图1.9(a)为一个简单的神经网络，输入层由两个神经元组成，输出层由两个神经元组成，没有隐藏层，可以使用一个2×2的RRAM/PCM/MRAM交叉阵列来映射该神经网络，如图1.9（b）所示，输入数据为字线上的模拟输入电压，突触权重被编程到交叉阵列的单