CN113948530B 半导体装置及半导体装置的制造方法 （爱思开海力士有限公司）

本申请涉及半导体装置及半导体装置的制其插置于第一电介质层和绝缘层之间并且包括2牺牲图案，所述牺牲图案插置于所述第一电介质层和所述绝缘层之间，所述多个导电层之间的第一部分和比所述导电层朝向所述沟道层进一步突出的第形成具有彼此交替层叠的第一材料层和第二材料层的层叠形成穿过所述层叠结构的第一开口，所述第一开口具有内壁在所述牺牲层中形成第一电介质层，所述第一3选择性地蚀刻通过所述开口暴露出的所述第一在通过所述开口暴露出的所述第二材料层上选择性4器单元在基板上方形成为单层的二维非易失性存储器装置的集成度的增加已经受到限制。[0003]三维非易失性存储器装置可以包括彼此交替层叠的层间绝缘层和栅电极以及穿5[0024]根据本说明书中所公开的构思的实施方式的示例的具体结构性描述或功能性描[0033]每个气隙AG可以包括插置于导电层11之间的第一部分P1和比导电层11朝向沟道[0034]狭缝SL可以在第三方向III上穿过层叠结构ST。密封层12可以形成为填充狭缝SL6层12A可以包括形成在狭缝SL中的第一部分12A1和延伸到层叠的导电层11中的第二部分电层11相对应的高度(level)处具有相对大的宽度，并且在与气隙AG相对应的高度处可以[0045]每个第一电介质图案17A可以包括在第一方向I上的第一厚度T1和在第三方向III7击穿和由去极化场引起的铁电特性的劣化来确定第一厚[0047]牺牲图案18可以插置于第一电介质图案17B和掩模图案13之间。牺牲图案18可以电介质图案17A之间以及铁电层14和气隙AG之间。第二电介质层19可以插置于铁电层14和[0049]第二电介质层19可以包括比第一电介质图案17A和17B具有更高介电常数的材料。TiO2等器单元之间的干扰以及层叠的存储器单元之间的[0052]每个存储器单元可以包括第一电介质图案17A和第二电介质层19。当第一电介质[0053]当第二电介质层19包括高k材料时，可以减小施加到第二电介质层19的电场的强8[0063]第一电介质图案17A可以插置于铁电图案24A与导电层11之间。第一电介质图案19A可以仅插置于铁电图案24A和第一电介质图案17A之间。第二电介质图案19A可以具有I915与第一密封层12A之间。可以通过第三电介质层20改善铁电图案24A和24B与沟道层15之[0070]根据上述结构，存储器单元可以包括第一电介质图案17A和[0075]每个绝缘层32可以包括插置于导电层31之间的第一部分P1和比导电层31朝向沟牲图案38A和38B可以通过导电层31彼电介质层37之间。可以通过第二电介质层39改善铁电层34和第一电介质层37之间的粘附导电层31朝向沟道层35进一步突出。绝缘层32可以突出到存储器单元之间的空间区域中，[0091]当第二电介质层39包括高k材料时，可以减小施加到第二电介质层39的电场的强相对应的高度并且可以彼此分离。第一电介质层37可以插置于铁电图案34A和导电层31之二电介质图案39B可以插置于铁电图案34B和第一[0101]绝缘层32可以插置于导电层31之间并且可以在铁电图案34A之间延伸。铁电图案装置还可以包括如图6A至图6C所示的围绕沟道层35的侧壁的第三电[0105]层叠结构ST可以包括彼此交替层叠的导电层31和绝缘层。绝缘层可以包括气隙密封层42可以填充狭缝SL的至少一部分。密封层42可以包括第一密封层42A和第二密封层[0110]尽管未示出，但是半导体装置还可以包括如图6A至图6C所7B所示的铁电图案34A和34B代替铁电层34，或者图7A和图7B所示的第二电介质图案39A和和第二材料层52。第一材料层51可以包括相对于第二材料层52具有高蚀刻选择性的材料。[0113]第一开口OP1可以形成为穿过层叠结构ST，并且可以包括其中第二材料层52比第进一步突出的内壁的第一开口OP1。第二材料层52可以比掩模图案53的侧壁进一步突出到[0117]可以在牺牲层58中形成第一电介质层57，可以在第一电介质层57中形成铁电层选择性地蚀刻第一材料层51来形成第二开口OP2。可以在第一材料层51包括相对于牺牲层[0126]图10A至图10C是例示跟随在如上参照图9A至图9E所描述的制造工艺之后执行的[0128]可以通过第三开口OP3选择性地蚀刻第一电介质层57。可以蚀刻第一电介质层57延伸的第三开口OP3′可以具有均匀宽度或者基于其面积而具有变化的宽度。根据实施方和第二材料层72。第一材料层71可以包括相对于第二材料层72具有高蚀刻选择性的材料。第一开口OP1可以形成为穿过层叠结构ST，并且可以包括其中第二材料层72比第一材料层介质层77和铁电层74也可以形成在掩模图案73括比铁电层74具有更大能带隙的材料或者比第一电介质层77具有更高介电常71来形成第二开口OP2。可以在第一材料层71包括相对于牺牲层78和第二材料层72具有高[0144]参照图11D，可以通过经由第二开口OP2选择性地蚀刻牺牲层78来形成牺牲图案[0147]图12A至图12C是例示跟随在如上参照图11A至图11D所描述的制造工艺之后执行OP3。可以在第二材料层72相对于牺牲图案78A和78B以及导电层81具有高蚀刻选择性的条[0148]参照图12B，可以通过第三开口OP3蚀刻牺牲图案78A和78B以及第一电介质层7封层82可以包括第一密封层82A和第二密封层82B中[0153]图13A和图13B是例示跟随在如上参照图9A至图9E所描述的制造工艺之后执行的工艺的图。参照图13A，可以通过经由狭缝SL选择性地蚀刻第二材料层52来形成第三开口OP3。可以在第二材料层52包括相对于牺牲图案58A和58B和导电层61具有高蚀刻选择性的存储器装置1200与主机2000之间的通信的控[0158]主机2000可以是被配置为将数据存储在存储器系统1000中或从存储器系统1000通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和集成驱动电子设备(IDE)当中的至少一种接口协议与存储器系统[0160]控制器1100可以控制存储器系统1000的整体操作。控制器1100可以响应于主机以命令具有如上参照图1A至图8B所描述的结构或通过参照图9A至图13B所描述的方法制造[0166]控制器2100可以响应于处理器3100的控制来控制存储器装置2200的数据访问操线电收发器3300可以将从处理器3100输出的信号改变为无线电信号并且通过天线ANT向外[0172]存储器系统40000可以包括存储器装置2200和控制存储器装置2200的数据处理操[0173]处理器4100可以根据通过输入装置4200输入的数据来通过显示器4300输出存储[0174]处理器4100可以控制存储器系统40000的整体操作并控制控制器2100的操作。根[0177]存储器系统50000可以包括存储器装置2200和控制器2100，控制器2100控制存储[0178]存储器系统50000的图像传感器5200可以将光学图像转换成数字信号。经转换的[0183]卡接口7100可以根据主机60000的协议来对主机60000和控制器2100之间的数据[0185]根据本发明的实施方式，可以提供具有稳定的结构和改善的可靠性的半导体装[0187]本申请要求于2020年7月15日向韩国知识产权局提交的韩国专利申请No.10-