【某高速脉冲采集与传输系统的硬件设计案例6100字】

某高速脉冲采集与传输系统的硬件设计案例目录TOC\o"1-3"\h\u21696某高速脉冲采集与传输系统的硬件设计案例 1277571.1ADC模块设计 1147651.1.1ADS4149核心电路 1162621.1.2晶振电路 396981.1.3AD8009电路 423141.1.4LMH6552电路 5253581.1.5ADC总体设计说明 7143311.2通信电平转换电路与外围接口电路 720371.2.1SN74AXC1T45电路 712041.2.2SN74AVC4T245电路 8321621.2.3外围接口电路 9260491.3电源系统 1049581.3.1TPS65261电路 10318851.3.2TPS65133电路 13161541.3.3LM2731电路 13165341.3.4LM27761电路 14221251.4MCU电路设计及选型 1594611.5FPGA核心板和USB3.0驱动板 161.1ADC模块设计ADC模块设计主要分为三个部分：ADS4149驱动部分、电源系统部分、MCU部分。1.1.1ADS4149核心电路设计指标要求ADC的采样率达到200MSPS，采样位数不少于14位，且输入信号的幅度要求达到2.5V。应设计要求，ADC芯片采用TEXASINSTRUMENTS（德州仪器）公司生产一款高速并行ADS4149芯片。ADS4149是一个14位模数转换器，采样率高达250MSPS。ADS4149芯片使用创新的设计技术来实现高动态性能，同时在1.8V电源下消耗极低的功率。转换过程是由外部输入时钟的上升沿和外部时钟启动的。模拟输入信号被采样。采样信号通过一系列小分辨率顺序转换级，输出合并在一个数字校正逻辑模块中。在每个时钟沿，样本都会传播通过管道，导致10个时钟周期的数据延迟。输出可用为14位数据DDRLVDS模式或CMOS模式下的数据，并以直接偏移二进制或二进制补码进行编码格式。ADS4149具有多种工作模式可供选择，可以使用串行编程接口（SEN、SDATA、SCLK、RESET四个引脚）进行配置。此外，这些器件还具有两个专用的并行引脚，用于快速配置常用功能。并行引脚为DFS（模拟4级控制引脚）和OE（数字控制引脚），如下表4-1和4-2所示。这可以使用简单的电阻分压器（具有10％的容差电阻）轻松配置模拟控制引脚。表4-1DFS引脚功能配置说明DFS上施加的电压数据格式/输出接口0，+100mV/–0mV二进制补码/DDRLVDS(3/8)AVDD±100mV二进制补码/并行CMOS(5/8)AVDD±100mV偏移二进制/并行CMOSAVDD，+0mV/–100mV偏移二进制/DDRLVDS表4-2OE引脚功能配置说明OE上施加的电压功能描述0输出数据缓冲区禁用AVDD输出数据缓冲区使能如图4-1所示，设计ADS4149采用LVDS通信模式，将DFS配置为表4-1中DFS上施加的电压为0和AVDD两种情况。OE引脚引出到MCU进行配置，以供后续将ADS4149配置为多种模式。将引脚OVR_SDOUT、SEN、SDATA、SCLK、RESET单独引出接到MCU单独进行配置。设计采用模拟电源与数字电源单独供电的方式，保证模拟部分正常工作不受干扰。由于输入为差分信号且ADS4149的差分输入阻抗大于1MΩ，输入跨接100Ω电阻进行阻抗匹配。图4-1ADS4149核心电路图1.1.2晶振电路采用德州仪器公司的有源晶振LMK62A2-200M00SI产生固定的200MHz频率。LMK62A2芯片工作在3.3V电压，具有LVDS输出格式满足设计要求，图4-2是其电路设计图。图4-2晶振电路图1.1.3AD8009电路为了实现噪声抑制和前级信号阻抗匹配，输入的脉冲信号首先经过AD8009进行隔离放大。AD8009是ADI公司的一款低失真放大器。AD8009是一款超高速电流反馈放大器，压摆率高达5500V/us，上升时间仅为540ps，非常适合用作脉冲放大器。高压摆率降低了压摆率限制效应，使大信号带宽达到440MHz，从而满足高脉冲采集系统的需要。在整个宽带宽范围内，信号质量保持在较高水平，最差情况下的失真为-40dBc(250MHz，G=+10，1Vpp)。AD8009具有如下指标：增益为+2V/V，输出信号为4V阶跃，压摆率可达到为5500V/us；增益为+2V/V，输出信号为2V阶跃，上升时间约为545ps；增益为+2V/V，大信号带宽为440MHz，小信号带宽为700MHz；175mA的高输出负载驱动电流；输入正电阻110KΩ，输入共模电压范围为±3.8V；输出电压摆幅范围为±3.8V。由于AD8009正向输入阻抗远远高于50Ω且输入需要进行50Ω阻抗匹配，将AD8009设置为如图4-3所示的正向放大模式。根据公式（1.1）和数据手册推荐电阻值，选取R9=R11=300Ω，得到增益为+2V/V。(1.1)图4-3AD8009电路图1.1.4LMH6552电路在许多应用中，需要从单端源驱动差分输入ADC。传统上，变压器已用于提供单到差分转换，但是这些变压器本质上固有地是带通的，不能用于直流耦合应用。LMH6552作为低至DC的单到差分转换器，具有出色的性能。LMH6552是一款具有集成输出共模控制的全差分电流反馈放大器，设计用于向宽带差分信号提供低失真放大。共模反馈电路独立于输入共模设置输出共模电压，以及即使只有一个输入，也迫使V+和V-输出的大小相等且相位相反以单向差分转换方式驱动[15]。当在单至差分模式下使用LMH6552时，互补输出被强制反相。共模反馈电路驱动输出的副本，而不是由其自身驱动补充输入。因此，随着驱动输入的变化，共模反馈动作将导致改变放大器输入端的共模电压，与驱动信号成比例。由于不理想放大器输入级的共模抑制，输出端会出现一个小的共模信号叠加在差分输出信号上。输出共模电压变化与输出差分电压通常称为输出平衡误差。如下图4-4为LMH6552数据手册中单端输入到差分输出的典型电路图。图4-4LMH6552典型电路图LMH6552的专有电流反馈架构提供了增益和带宽独立性，即使在较高的增益值下，也只需选择合适的RF1和RF2，即可提供出色的增益平坦度和噪声性能。通常，RF1设置为等于RF2，RG1设置为RG2，因此，增益由RF/RG之比设置。这些电阻的匹配会严重影响CMRR、DC偏移误差和输出平衡。所以选用精度围殴0.1％的电阻，以实现最佳性能，并且对放大器进行内部补偿，以实现最佳增益平坦度。输出共模电压由VCM引脚设置，固定增益为1V/V。该引脚由低阻抗基准电压驱动，通过一个0.1uF陶瓷电容旁路至地。耦合到VCM引脚的任何有害信号都将传递到输出，从而降低了放大器的性能。电路中Rs=50Ω为前级AD8009输出阻抗。根据公式（1.2）到（1.7）可计算出图中所需要的阻值。最终设计电路图如图4-4所示。（1.2）（1.3）（1.4）（1.5）（1.6）（1.7）图4-4LMH6552电路图1.1.5ADC总体设计说明任务书要求最大输入电压为2.5V，而ADC的差分输入范围为1Vpp，需要进行前级的信号调理。外界信号经50Ω传输线接入系统，与系统的50Ω输入阻抗进行匹配，此时信号降为原来0.5倍，经AD8009同向两倍放大，在与LMH6552级间阻抗匹配后信号幅度为原来信号幅度的0.5倍，LMH6552对信号进行1.2倍放大后转为差分信号，与ADS4149阻抗匹配后信号幅度变为原来的0.3倍。此时当外界输入信号幅度为2.5V时，ADS4149得到的输入信号为0.75V，留出一定的空间防止信号输入过大使ADC满量程。1.2通信电平转换电路与外围接口电路FPGA芯片工作的核心电压是2.5V，MCU工作的核心电压是3.3V，ADS4149供电电压为1.8V，要实现三者之间的相互通信就需要高速电压转换芯片。选用TI公司的SN74AXC1T45和SN74AVC4T245实现电压转换。1.2.1SN74AXC1T45电路SN74AXC1T45是一款单位同相总线收发器，具有两个独立配置的电源轨。数据流向由DIR引脚控制，当DIR引脚是高电平时，数据由端口A流向端口B。当DIR是低电平时，数据由端口B流向端口A。DIR的逻辑电平参考VCCA引脚的电压值。图4-5是SN74AXC1T45的实际应用电路图。ADS4149的OVR_SDOUT引脚，ADS4149电路复位后，当寄存器位READOUT=0时，此引脚用作超出范围的指示器;当READOUT=1时，该引脚用作串行寄存器的读出引脚。当OVR_SDOUT引脚用作ADS4149串行寄存器的读出功能，信号转换方向应该由ADS4149流向MCU，所以如图4-5，将DIR引脚设置为高电平，数据由A端口流向B端口，且保证DIR与VCCA都为相同的电压DRVDD。图4-5SN74AXC1T45电路图SN74AXC1T45器件可在电平转换应用中用于设备或系统在不同接口电压下工作时相互连接。当设备转换信号为1.8V至3.3V时，最大数据速率可高达500Mbps。如下表4-3所示是SN74AXC1T45工作在VCCA=1.8V条件下的开关特性,所有指标都满足通信的标准。在双向应用中，这些使能时间提供了从DIR位切换到期望输出的最大延迟时间。例如，如果SN74AXC1T45最初是从A传输到B，则DIR位将被切换；否则，DIR位将被切换。必须先禁用设备的B端口，然后才能为它提供输入。禁用B端口后，在指定的传播延迟后，施加到该端口的输入信号会出现在相应的A端口上。表4-3SN74AXC1T45开关特性参数测试条件1测试条件2最小值最大值单位(传播时延)A-to-BVCCB=3.3V±0.3V0.54ns(禁用时间)PortAVCCB=3.3V±0.3V0.513ns(禁用时间)PortBVCCB=3.3V±0.3V0.511ns(使能时间)PortAVCCB=3.3V±0.3V24ns(使能时间)PortBVCCB=3.3V±0.3V24ns1.2.2SN74AVC4T245电路SN74AVC4T245芯片适合两路数据总线之间进行通信。数据通信的方向由DIR引脚和OE引脚共同控制。当B端口被使能时，数据由A端口到B端口；当A端口被使能时，数据由B端口到A端口。必须确定A端口或B端口被使能，否则将产生多余的电流，功耗将明显增加。其中，A端口电压与VCCA电压逻辑相同，VCCA输入电压范围为1.2V至3.6V；B端口电压与VCCB电压逻辑相同，VCCB输入电压范围为1.2V至3.6V。图4-6是SN74AVC4T245的实际应用电路图。SN74AVC4T245设计为了实现MCU与FPGA的四位总线通信，1OE和2OE引脚直接接地确保芯片使能，1DIR和2DIR引脚电平与VCCA电平保持一致，将其由MCU进行控制。图4-6SN74AVC4T245电路图1.2.3外围接口电路图4-7是ADC模块与FPGA接口电路，其中主要包含ADS4149的数据和时钟通信线和FPGA与MCU的四位通信线。ADC模块的电源来源于FPGA核心板上的5V，后经其他电源芯片变压后给ADC模块的各个部分供电。图4-7外围接口电路1.3电源系统本设计系统采用5V直流DC电源线供电，系统中需要供电的有ADS4149芯片所需要的模拟及数字电源1.8V、AD8009和LMH6552芯片所需要的正负电源、MCU及其他一些芯片所需要的3.3V。总体设计为，利用TPS6526芯片产生三路不同电源，分别为+3.3V、+2.5V、+1.8V；利用TPS65133芯片产生LMH6552所需要的正负5V；利用LM2731和LM27761分别产生AD8009所需要的+8V和-2V。1.3.1TPS65261电路TPS65261是TI的一款具有3A/2A输出电流的单片三路同步降压转换器。1.5V至18V的宽输入电源电压范围涵盖了以5V，9V，12V或15V电源总线工作的大多数中间总线电压。每个降压器的反馈参考电压为0.6V。每个降压器都具有专用的使能，软启动和环路补偿引脚，这些引脚是独立的。TPS65261，实现恒定频率的峰值电流模式控制，从而简化了外部环路补偿。250kHz至2MHz的宽开关频率允许优化系统效率，滤波尺寸和带宽。可以通过连接在ROSC引脚和地之间的外部电阻器来调节开关频率。Buck1的开关时钟与Buck2和Buck3通道的时钟异相180°，以减小输入电流纹波，输入电容器尺寸和电源引起的噪声。TPS65261通过集成自举电路来减少外部组件数量。集成高端MOSFET的偏置电压由BST和LX引脚之间的电容器提供。UVLO电路监视每个降压中的自举电容器电压VBST-VLX。当VBST-VLX电压下降到阈值时，LX引脚被拉低以对自举电容器充电。只要自举电容器电压高于BOOT-LXUVLO阈值（通常为2.1V），TPS65261就能以100％的占空比工作。TPS65261有一个PGOOD引脚，用于监控降压转换器的每个输出电压。TPS65261有很好的带迟滞的功率比较器，可以通过反馈电压监控输出电压[16]。当所有降压均在调节范围内且上电序列完成时，PGOOD设置为高电平。SS(软启动/跟踪)引脚用于最小化浪涌电流或在上电期间提供电源时序。一个小电容或电阻分压器连接到此引脚，用于软启动或电压跟踪。轻载时，TPS65261会自动运行在脉冲跳跃模式(PSM)下以省电。PSM模式通过降低轻负载下的开关损耗来提供高效率，而FCC模式则降低了噪声敏感度和射频干扰。TPS65261具有过压保护、过流和短路保护以及过热保护功能。当任何输出电压超出调节范围时，电源正常引脚设置为有效。TPS65261具有过载和过热故障保护。该转换器通过利用电源良好比较器来最大程度地减少过多的输出过电压瞬变。当输出过压时，高侧MOSFET会关闭，直到内部反馈电压低于0.6V参考电压的105％。TPS65261同时实现了高端MOSFET过载保护和双向低端MOSFET过载保护，以避免电感电流失控。如果过电流情况持续的时间超过OC等待时间（256个时钟周期），则转换器将在8192个时钟周期后关闭并重新启动。如果结温高于热关断跳变点，则TPS65261会关断。图4-8是TPS65261的实际电路图，输入为+5V，输出分别为+3.3V、+2.5V、+1.8V。每个输出电压由一个电阻分压器设置，将输出电压通过电阻分压器后接入芯片的反馈引脚FB并通过公式（1.8）在已知输出电压值后计算出所需电阻值，将公式（1.8）进一步推到得到公式（1.9）。当R2=10KΩ、R1=45.3KΩ时，计算输出电压为3.318V，约等于3.3V；当R2=10KΩ、R1=31.6KΩ时，计算输出电压为2.496V，约等于2.5V；当R2=10KΩ、R1=20KΩ时，计算输出电压为1.8V。图4-8TPS65261电路图（1.8）（1.9）电源故障检测器监控VDIV上的电压，并在VDIV电压低于1.23V时将开漏输出复位设置为低电平；EN1/2/3引脚提供器件的电气开/关控制。一旦EN1/2/3引脚电压超过阈值电压，器件将开始工作。如果每个EN引脚的电压被拉至阈值电压以下，调节器将停止切换并进入低Iq状态。高端和低端MOSFET驱动器以及大多数其他内部电路由V7V引脚供电。内置低压差线性稳压器(LDO)提供6.3V(典型值)的电压，从VIN到V7V。V7V引脚和电源地之间应连接一个1uF陶瓷电容。如果输入电压VIN降至UVLO阈值电压，UVLO比较器检测到V7V引脚电压，并强制转换器关闭。通过将一个电阻连接到GND，ROSC引脚可用于设置开关频率。器件的开关频率可在250KHz至2MHz的范围内调节，设计中应保证开关频率尽可能大。利用公式（1.10）设置芯片的开关频率，将电阻R56设置为25KΩ，计算得到开关频率为1.7MHz。（1.10）1.3.2TPS65133电路TPS65133是TI的一款固定±5V、250mA输出的电源芯片。TPS65133集成了一个升压转换器和一个反相降压-升压转换器。正输出固定为5V，负输出固定为-5V。EN引脚使能升压和降压-升压转换器。当EN被拉高时，器件被使能，并且两个电源轨将根据启动顺序启动。当EN被拉低时，该器件被禁用，并且两个输出均放电至地。TPS65133设计为在2.9V至5V的输入电压范围内最佳工作。但是，当输入电压降至2.9V以下并接近UVLO下降阈值（通常为2.1V）时，该器件将继续工作。该器件还能够在输入电压接近开关转换器的目标输出电压时起作用。也就是说，随着VIN接近并达到5V，VPOS和VNEG轨将继续输出+5V和-5V。在这种情况下，当VIN接近并达到5V时，该器件能够以类似于LDO的“下降”模式工作。图4-9为TPS65133实际应用电路。图4-9TPS65133电路图1.3.3LM2731电路LM2731是固定频率升压调节器芯片，可提供最小1.8A的峰值开关电流。提供逐周期电流限制保护以及热关断保护，还可以通过关断引脚进行控制。图4-10为LM2731应用电路图，输出电压可通过公式（1.11）计算得到，取分压电阻分别为57KΩ和10KΩ，计算输出电压为8.241V。因输入的高速脉冲多为正电压值，这个对AD8009的供电采用不对等供电方式，正电源为+8V，负电源为-2V。LM2731的SHDN引脚引出接到TPS65261的PGOOD引脚实现电压的启动顺序控制。（1.11）图4-10LM2731电路图1.3.4LM27761电路LM27761稳压电荷泵电压转换器将2.7V至5.5V范围内的正电压转换为-1.5V至-5V范围内的负电压。电荷泵电压转换器的输出允许该器件提供非常低的噪声输出，低的输出电压纹波，较高的PSRR以及较低的线路和负载瞬态响应。输出可通过增益设置电阻在外部配置。LM27761使用四个低成本电容器来提供高达250mA的输出电流。LM27761具有一个内部比较器，该比较器监视VIN上的电压，如果输入电压降至2.4V，则迫使器件进入关断状态。如果输入电压升至2.6V以上，则LM27761恢复正常工作。图4-11为LM27761应用电路图，输出电压可通过公式（1.12）计算得到，取分压电阻都为50KΩ，计算输出电压为-2.44V。LM27761的EN引脚引出接到TPS65261的PGOOD引脚实现电压的启动顺序控制。（1.12）图4-11LM27761电路图1.4