CN114139476B 一种寄存器验证方法、装置、设备及存储介质 （Oppo广东移动通信有限公司）

US2018300431A1,2018.10.18I137-40.质避免因使用冲突激励导致验证收敛速度降低的2检测到所述测试激励为多线程激励，基于所述多线程激励在所基于所述第一寄存器信息和所述第二寄存器信息对所述第一验证结果表征所述目标寄存器的读写功能验证成功时，基将所述第二验证结果反馈到所述激励生成单元，使所述激励控制多个驱动器将所述多线程激励同时驱动到所述目标寄存器的基于每个线程访问所述目标寄存器时的执行顺序，将每个线所述基于所述第一寄存器信息和所述第二寄存器信息对所述目标寄存器进行读写验所述多线程激励中所有线程访问所述目标寄存器时的期望值、镜像值和真实值相同所述多线程激励中至少部分线程访问所述目标寄存器的期望值、镜像值和所述基于所述第二寄存器信息对所述多线程激励进行冲突验证，得到第二验证结果，基于每个线程访问所述目标寄存器时的执行顺序和执行状态，判断所3将所述第二验证结果反馈到所述激励生成单元，使所述激励所述第一验证结果表征所述目标寄存器的读写功能验证失败时，生成修改提示信息，所述激励约束条件是根据所述目标寄存器的验证验证单元，用于检测到所述测试激励为多线程激励，基于所述多线的期望值和镜像值，所述第二寄存器信息包括每个线程访问所述目标寄存器时的真实值、监视单元，用于基于所述第一寄存器信息和所述第二寄存器信息对所述激励生成单元，还用于基于所述第二验证结果在生成新的多线处理器执行时实现权利要求1至10任一项所述的方45控制激励生成单元生成验证目标寄存器的测试激励；检测到所述测试激励为多线程激励，线程激励在访问寄存器时不存在冲突问题，因此只能用来测试寄存器读写功能是否正确。6线程访问寄存器进行验证。这里，寄存器模型是一组高级抽象的类，用来对待验证设计查。通过通用验证方法学(UniversalVerificationMethodology，UVM)构建的寄存器模[0042]验证环境包括：适配器0(adapter0)、序列发生器(sequencer)、4个并列驱动器(D0、D1、D2和D3)，4个并列监视器(M0、M1、M2和M3)、预测器(predictor)、适配器1[0043]从图2中可以看出，本申请通过设置多个并列驱动器和监视器能够处理复杂的多[0044]图2中4个并列的驱动器和4个并列的监视器只是为了示意多线程并行访问验证过[0045]步骤103：基于所述第一寄存器信息和所述第二寄存器信息对所述目标寄存器进7[0049]也就是说，第二寄存器信息中的一部分信息用于验证寄存器的读写功能是否正[0050]具体的，第一寄存器信息包括每个线程访问所述目标寄存器时的期望值和镜像[0051]以图2为例对验证过程进行举例说明，实际应用中DUT的验证过程具体包括：中通过映射m_desired产生镜像值(m_mirrored)，并且将多线程激励发送给adapter0，在adapter0中，调用reg_adapter.reg2bus将rw转换成busdriver对应的transaction；把应的多个businterface(例如I0、I1、I2和adapter1通过队列的形式将每个线程访问寄存器的uvm_reg_item以队列的形式写入到寄monitor实时监视每个线程访问寄存器的真实值(value)以及镜像值(m_mirrored)和期望值(m_desired)并比较来验证寄存器读写的正确性，同时还可以根据每个线程对寄存器的(r)表示线程2对目标寄存器执行读操作，为了使两个线程访问正确需要先执行线程1后执8以基于UVM来构建验证平台，UVM是一个以SystemVerilog类库为主体的验证平台开发框线程激励在访问寄存器时不存在冲突问题，因此只能用来测试寄存器读写功能是否正确。[0064]步骤402：基于所述多线程激励在所述目标寄存器的寄存器模型中设置第一寄存器模型，在寄存器模型中通过映射m_desired产生镜像值(m_mirrored)，每个线程的m_desired和m_mirrored可以9[0069]步骤405：控制多个驱动器将所述多线程激励同时驱动到所述目标寄存器的多个线程的执行顺序从所述多个接口分别获取每个线程访问所述目标寄存器时的真实值和执[0073]步骤407：基于所述第一寄存器信息和所述第二寄存器信息对所述目标寄存器进使两个线程访问正确需要先执行线程1后执行线程0，但根据目标寄存器的竞争冒险机制，实际访问结果为先执行线程0后执行线程1(即写后读)，导致线程2实际读到的值并不是目[0100]图2这种验证平台既可以用于验证独立寄存也可以验证共享寄存器，对于独立寄[0104]通过coveragemonitor实时获取寄存器模型的三个值，[0119]监视单元703，用于基于所述第一寄存器信息和所述第二寄存器信息对所述目标[0121]所述激励生成单元701，还用于基于所述验证结果在生成新的多线程测试激励时程的执行顺序从所述多个接口分别获取每个线程访问所述目标寄存器时的真实值和执行[0127]监视单元703，具体用于所述多线程激励中所有线程访问所述目标寄存器时的期[0129]监视单元703，具体用于基于每个线程访问所述目标寄存器时的执行顺序和执行[0139]在实际应用中，上述处理器可以为特定用途集成电路(ASIC，ApplicationDevice)、可编程逻辑装置(PLD，ProgrammableLogicDevice)、现场可编程门阵列