CN114156289B 显示基板及其制备方法、显示装置 （京东方科技集团股份有限公司）

边框区域包括第一电路区、走线区和第二电路排气槽在基底上的正投影与输出信号线在基底2正投影与所述输出信号线靠近所述第二排气槽一侧的边缘在所述基底上的正投影之间的排气槽在所述基底上的正投影包含所述第一排气槽在所8.根据权利要求1所述的显示基板，其特征在于，所述第二平坦层的厚度为1.35μm至9.根据权利要求1至8任一项所述的显示基板，其特3投影与所述第一信号线和第二信号线在所述基底上在所述基底上的正投影与所述第一信号线靠近所述第二排气槽一侧的边缘在所述基底上的正投影之间的距离大于或等于4.0μm；所述第二排气槽靠近所述第二信在所述基底上的正投影与所述第二信号线靠近所述第二排气槽一侧的边缘在所述基底上14.一种显示基板的制备方法，所述显示基板包括显示区域和位于所述显示区域至少一侧的边框区域；所述边框区域包括沿着远离所述显示区域的方向依次设置的第一电路在基底上形成边框结构层；所述第一电路区的边框结构层包在所述边框结构层形成第一平坦层，所述第一平坦层上设置有在所述边框结构层形成第二平坦层，所述第二平坦层上设置有至少一个第二排气槽，所述第二排气槽在所述基底上的正投影与所述输出信号线在所述基底上的正投影不交叠；所述第二排气槽靠近所述输出信号线一侧的边缘在所述基底上的正投影与所述输出信号线靠近所述第二排气槽一侧的边缘在所述基底上的正投影之4行信号控制的显示装置已成为目前显示领域的主[0005]本公开示例性实施例所要解决的技术问题是，提供一种显示基板及其制备方法、的正投影与所述输出信号线在所述基底上的[0008]在示例性实施方式中，所述第一排气槽沿着平行于显示区域边缘的方向连续设置，所述第一排气槽在基底上的正投影与所述输出信号线在基底上的正投影至少部分交第二排气槽在所述基底上的正投影与多个输出信号线在所述基5底上的正投影与所述输出信号线靠近所述第二排气槽一侧的边缘在所述基底上的正投影述第一信号线和第二信号线在所述基底上的正底上的正投影与所述第一信号线靠近所述第二排气槽一侧的边缘在所述基底上的正投影之间的距离大于或等于4.0μm；所述第二排气槽靠近所述第二信号线一侧的底上的正投影与所述第二信号线靠近所述第二排气槽一侧的边缘在所述基底上的正投影[0022]在基底上形成边框结构层；所述第一电路区的边框结构层包括第一栅极驱动电678将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可则排列的多个子像素，子像素可以包括像素驱动电路和与像素驱动电路连接的发光器件，边框区域200可以包括向多个子像素的像素驱动电路传输扫描信号和发光信号的栅极驱动子像素P2可以是出射蓝色光线的蓝色子像素(B)，第三子像素P3可以是出射绿色光线的绿9[0071]图4为一种显示区域的剖面结构示意图，示意了显示区域中三个子像素的剖面结的驱动电路层102可以包括多个信号线和像素驱动电路，像素驱动电路可以包括多个晶体管和存储电容，图4中仅以像素驱动电路包括一个晶体管102A和一个存储电容102B为例进括阳极301、像素定义层302、有机发光层303和阴极304，阳极301可以通过过孔与晶体管个晶体管(第一晶体管T1至第七晶体管T7)和1个存储电容C，像素驱动电路分别与7个信号间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动[0082]第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1为同一膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LowTemperaturePoly-过程说明本公开示例性实施例，图5中的像素驱动电路包括7个晶体管(第一晶体管T1至第管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压[0094]I＝K*(Vgs-V[0097]在示例性实施方式中，第一电路区210可以包括第一栅极驱动电路，第二电路区动电路输出低电平信号(VSS)。第一隔离坝和第二隔离坝可以沿着平行于显示区域边缘的二驱动信号，多条信号线被配置为向第一栅极驱动电路和第二栅极驱动电路输出控制信[0101]在示例性实施方式中，第一电路区210中的第一栅极驱动电路可以包括级联的多寄存器211可以包括至少一条第一输出信号线21，第一输出信号线21可以沿着第一方向D1[0102]在示例性实施方式中，第二电路区230的第二栅极驱动电路可以包括级联的多个存器231可以包括至少一条第二输出信号线23，第二输出信号线23可以沿着第一方向D1延[0106]在示例性实施方式中，走线区220可以包括沿着第一方向D1依次设置的第一信号线31和第四信号线34之间，第二信号线32可以位于第一信号线31远离第二电路区230的一220的边框结构层可以包括至少一条第二输出信号线23，第二输出信号线23的第一端与第二栅极驱动电路连接，第二输出信号线23的第二端沿着第一方向D1(向着靠近显示区域的[0111]在示例性实施方式中，第一排气槽40可以沿着平行于显示区域边缘的方向(第二方向D2)连续设置，第一排气槽40在基底上的正投影与第二输出信号线23在基底上的正投二端均向着显示区域的方向延伸，第二排气槽50可以设置在相邻的第二输出信号线23之影与多条第二输出信号线23在基底上的正投[0116]在示例性实施方式中，走线区220的边框结构层可以至少包括第一信号线31和第二信号线32，第一信号线31和第二信号线32可以沿着平行于显示区域边缘的方向(第二方220靠近第二电路区230的一侧，第二信号线32位于第一信号线31远离第二电路区230的一[0119]在示例性实施方式中，第一电路区210和第二电路区2层远离基底一侧的第二绝缘层，设置在第二绝缘层远离基底一侧的第一导电层(第一栅金[0121]在示例性实施方式中，第二输出信号线23可以位于第一导[0123]在示例性实施方式中，第一电路区210的第一栅极驱动电路可以包括级联的多个导电层图案，第一导电层图案可以至少包括：位于第一电路区210的第一栅电极和第一极区230的第四极板，第三极板在基底上的正投影与第一极板在基底上的正投影至少部分交[0132]在示例性实施方式中，位于第一电路区210的第一源电极和第一漏电极分别通过第一有源过孔与第一有源层连接，位于第二电路区230的第二源电极和第二漏电极分别通信号线31和第四信号线34之间，第二信号线32可以位于第一信号线31远离第二电路区230[0135]在示例性实施方式中，第一电路区210的边框结构层可以包括构成第一移位寄存器的多个第一晶体管和第一电容，图9中仅以第一移位寄存器包括一个第一晶体管210A和[0136]在示例性实施方式中，第二电路区230的边框结构层可以包括构成第二移位寄存器的多个第二晶体管和第二电容，图9中仅以第二移位寄存器包括一个第二晶体管230A和合结构，如Ti/Al/Ti等。半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌在形成前述图案的基底上涂覆第一平坦薄膜，通过图案化工艺对第一平坦薄膜进行图案[0143]在示例性实施方式中，第一排气槽40可以为沿着第二方向D2(平行于显示区域边缘的方向)延伸且为连续的条形状，即第一排气槽40沿着平行于显示区域边缘的方向连续线区220和第二电路区230的第一平坦层15上，走线区220的第二平坦层16上设置有第二排置为排除第二平坦层图案化工艺中产生的水汽，以避免水汽进入显示区域导致像素失效、坦层16在基底上的正投影包含第一信号线31靠近第二排气槽50一侧的边缘在基底上的正第二排气槽50一侧的边缘在基底上的正投影之间的第一距离M1可以大坦层16在基底上的正投影包含第二信号线32靠近第二排气槽50一侧的边缘在基底上的正第二排气槽50一侧的边缘在基底上的正投影之间的第二距离M2可以大于或[0152]本公开示例性实施例通过将第二平坦层包覆第一信号线边缘和包覆第二信号线边缘的包覆宽度设置成大于或等于4.0μm，可以有效保证第一平坦层和第二平输出信号线23一侧的边缘在基底上的正投影与第二输出信号线23靠近第二排气槽50一侧的边缘在基底上的正投影之间的第三距离M3可以大于或等于2.0μm，第三距离M[0156]本公开示例性实施例通过将第二平坦层包覆第二输出信号线边缘的包覆宽度设置成大于或等于2.0μm，既可以避免因第二输出信号线对曝光光线的反射导致底上的正投影与多个第二输出信号线23在基底上的框区域的连接电极60可以分别设置在第一电路区210、走线区220和第二电路区230的第二[0163]在示例性实施方式中，由于第二输出信号线23所在区域没置有第二排气槽，且第一排气槽和第二排气槽均沿着平行于显示区域边缘的方向连续设第二排气槽侧壁中位于第二输出信号线所在区域的第一平坦层和第二平坦层的膜厚较薄，连接电极与第二信号线之间的距离较近，因而导致出现短路或者信号串扰，造成分屏/异[0167]本公开通过将第二平坦层对第二输出信号线的包覆宽度设置成大于或等于2.0μ[0168]本公开通过将第二平坦层包覆第一信号线和第二信号线的包覆宽度设置成大于[0171]本公开示例性实施例显示基板的制备过程具有良好的工艺兼容性，工艺实现简[0173]本公开示例性实施