数字电路第章

数字电路第章第1页，共57页。D/A转换器的作用是将数字量转换为相应的模拟量。例如：对于0~5V的直流电压，计算机用8位数字量来描述时：最小值（00000000）B=0对应0V，最大值（11111111）B=255对应5V，中间值（01111111）B=127对应2.5V等等。

D/A的任务是接收到一个数字量后，给出一个相应的电压。比如收到（00111111）B

，应给出幅度为1.25V的电压。第二节D/A转换器第2页，共57页。第二节D/A转换器一、权电阻网络D/A转换器这是一个4位D/A转换器，图上的开关Si是受数字位di控制的，当di=0时开关接地，否则，开关接VREF由于电路是线性电路，所以可以用叠加原理进行分析。

数模转换就是将离散的数字量转换为连续变化的模拟量，实现该功能的电路或器件称为数模转换电路，通常称为D/A转换器或DAC(DigitalAnalogConverter)。DAC电路应由以下几部分构成：参考电压源、求和运算放大器、权产生电阻网络。权电阻网络D/A转换器、倒梯形电阻网络D/A转换器、权电流型D/A转换器、权电容网络D/A转换器以及开关树型D/A转换器等。第3页，共57页。

当仅d0接有参考电压，其余接地时，电路如图。第4页，共57页。第5页，共57页。

如果增加数码的位数，在权电阻网络D/A转换器的电路中的电阻数值差别就会加大，IC制造工艺很难确保其精度。二、倒T形电阻网络D/A转换器这是一个4位D/A转换器，图上的开关Si是受数字位di控制的，当di=0时开关接地，否则，开关接V−第6页，共57页。

分别从AA，BB，CC，DD端口向左看过去的等效电阻都是R，显然DD端口的电压为VREF，CC端口的电压为VREF/2，BB端口的电压为VREF/4，AA端口的电压为VREF/8。

运放的反向输入端是“虚地”的，所以不论开关Si合到那一边，转换网络都可以等效为下面的电路。第7页，共57页。

在分析电阻网络D/A转换器的时候，都把模拟开关当作理想开关处理，其实开关导通电阻会影响转换精度。第8页，共57页。三、权电流型D/A转换器

这是一个4位D/A转换器，图上的开关Si是受数字位di控制的，当di=0时开关接地，否则，开关接运放的反向输入端。每个恒流源电流的数值与输入的二进制数对应位的“权”成正比。第9页，共57页。

为了电流恒定，应当确保REi两端的电压恒定.显然:恒流源常采用图示结构第10页，共57页。四、DAC的主要技术指标

分辨率用来表示DAC能够分辨输出最小电压的能力。分辨率也可用DAC输出的最小电压与输出最大电压之比表示。输出最小电压是指输入数字量只有最低有效位为1时的输出电压。输出最大电压是指输入数字量各位全为1时的输出电压。DAC的位数越高，它的分辨率就越小。分辨率小说明在相同条件下，输出最小电压小。l、分辨率n为被转换的二进制数的位数

分辨率可用DAC的位数表示。n位DAC的输出电压能够给出2n个不同的数量等级。当然DAC的位数高，它的输出电压等级就多，每个电压等级对应的电压值就越小。这从理论上讲可以表示DAC的精度。（一）转换精度第11页，共57页。2、转换误差

由于DAC的各环节不可避免地存在参数和性能方面的误差，使得DAC也不可避免地存在误差。转换误差常用输出电压满刻度FSR的百分数表示。

例如AD7520的线性误差等于0.05%FSR，就是说转换误差等于满刻度的万分之五。

如果给出的转换误差等于1/2LSB，就是说输出电压的绝对误差小于或等于输入只有最低有效位为1时的输出模拟电压的一半。

有的也用最低有效位的倍数来表示。第12页，共57页。(1)比例系数误差：VREF波动引起的误差。DAC产生误差的主要原因有参考电压VREF的波动，运算放大器的零点漂移，电阻网络中电阻的阻值偏差，模拟开关的导通电阻和导通电压的变化等。(2)漂移误差：由运算放大器的零点漂移引起的。

(3)非线性误差：(a)由于模拟开关的导通电阻和导通电压不等于0，而且每个模拟开关的导通电阻和电压也不等，模拟开关接VREF和接地时的压降也不一定相等。这些原因使得误差电压不仅不是常数，而且又不与输入数字量成正比。这种性质的误差叫做非线性误差。(b)电阻网络中的电阻值存在偏差。每个支路的阻值偏差也不同。不同支路上的电阻阻值偏差对输出电压的影响也不同。这也使得误差电压与输入数字量之间不存在线性关系。第13页，共57页。

一些产品通常规定为输入由全0变为全1(或由全1变为全0)起，到输出稳定电压的一段时间。建立时间短，说明该DAC的转换速度快。

通常，不包含参考电压电源和运算放大器的DAC，建立时间最短可在0.l微秒以内。而包含参考电压电源和运算放大器的DAC，建立时间最短的可达1.5微秒。

建立时间tset

DAC的指标不止这些。在使用DAC时还必须查手册，了解其他参数。（二）转换速度

从输入数字量发生突变开始，直到输出电压进入与稳态值相差±1/2LSB范围以内的这段时间。第14页，共57页。

第三节A/D转换器一、模数转换的基本过程

模拟信号是一种幅度上及时间上都是连续的信号，而数字信号是一种幅度及时间上皆离散的信号，要将模拟信号转换为数字就需要完成这两个方面的转换。

首先是将时间上进行离散化处理，完成这一步是通过取样来实现的。

另一步幅度离散是通过量化来实现的。A/D转换实际的过程分为：

取样、保持、量化、编码四个过程。第15页，共57页。

取样就是将一个时间上连续的模拟信号转换为时间上离散变化的信号。具体说就是将随时间连续变化的信号转换为一串脉冲，这个脉冲是等距离的，并且其幅度取决于输入的模拟量。如下图所示:

在图中，如果取样频率较低时其输出的波形将不能严格保留输入信号的信息，如果取样频率较高时，其转换的输出与输入波形形状能做到较好的一致。第16页，共57页。

在图中，如果取样频率较低时其输出的波形将不能严格保留输入信号的信息，如果取样频率较高时，其转换的输出与输入波形形状能做到较好的一致。

这频率的选择原则根据一个著名的定理，即取样定理。取样定理描述了欲将模拟信号转变成离散信号，并且从离散信号中可以恢复出其原始信号所需要的最低取样频率。如果原始信号的最高频率为FH，则取样频率fs应遵循下面的公式：

上面公式给定了最低的取样频率，实际使用的频率一般为原始信号最高频率的3～5倍左右。

那么取样的频率如何确定呢？fs≥2FH

第17页，共57页。

常见的几种取样情况的基带信号（即原始信号）频率和取样频率的对照表：第18页，共57页。◆保持（Hold）为了将采样后的输出信号转换为数字信号，需要一定的时间对采样值进行量化和编码，在这段时间内，采样值应保持稳定不变，这样才可以稳定地进行量化编码。因此，采样后的输出信号必须通过保持电路保持一段时间。典型的取样－保持电路原理图

保持电路实际上是使用了电容的存储特性，实际使用时取样与保持两个是合二为一的。

当vL为高电平时，T导通。输入经R1和T向电容CH充电；若取R1=RF，充电结束后vo=vC=-vi---采样。

当vL为低电平时，T截止。---保持第19页，共57页。◆量化和编码

取样－保持后的信号仍然是一个时间上离散的模拟量，它的取样信号取值是任意的，而数字信号的取值是有限的或离散的，如用四位二进制数来表示，其只有0000～1111共十六种状态，因此要实现幅度数字化就是用具体的数字量来近似表示对应的模拟值，这个过程就是量化。

在进行A/D转换时，必须把取样电压表示为某个规定的最小数量单位的整数倍，这个过程是量化。

量化过程中所取最小数量单位称为量化单位，用△表示。

在量化过程中，由于取样电压不一定能被△整除，所以量化前后不可避免地存在误差，即量化误差。

在数字电路的量化中采用一种“只舍不入”的量化规则，或采用“四舍五入”的舍入规则，如图所示。第20页，共57页。例：把0~1V模拟电压转换成3位二进制代码。第21页，共57页。

量化的方法不同其输出的格式也不同，即输出编码的形式不同，这就需要进一步编码。即编码就是将量化的结果转换为需要的代码形式。二、模数转换的几种方法

模数转换的方法很多，其在转换速度、转换精度、抗干扰能力方面各有特色。直接A/D转换间接A/D转换A/D转换并联比较型反馈比较型V-T型V-F型第22页，共57页。1、并联比较型ADC

各比较器的输出送到D触发器组成的缓冲存储器中，以避免由于各比较器响应速度的差异而造成的逻辑误差。（一）直接型A/D转换

并联比较型ADC，它通过电阻分压方式形成的各种比较电平作为刻度。

输入的模拟信号经采样－保持后的信号与这刻度进行比较。当高于比较器的比较电平时，该比较器输出高电平，反之为低电平。

缓冲器的输出送到优先编码器，经过编码器将其输出的状态转换为三位二进制信号。第23页，共57页。

输入的模拟信号经采样－保持后的信号与这刻度进行比较。当高于比较器的比较电平时，该比较器输出高电平，反之为低电平。

各比较器的输出送到D触发器组成的缓冲存储器中，以避免由于各比较器响应速度的差异而造成的逻辑误差。

缓冲器的输出送到优先编码器，经过编码器将其输出的状态转换为三位二进制信号。

并行比较型ADC，它通过电阻分压方式形成的各种比较电平作为刻度。第24页，共57页。第25页，共57页。

并行比较型ADC的精度取决于：(1)量化电平的划分；划分越细（△越小），精度越高，比较器和触发器的数目越多。

从图上可以看出，当输出位数增加一位，其比较器的个数增加一倍，由于比较器属于模拟电路，其集成度不是很高，给制造带来不便，价格较高，一般较少使用。但这种转换电路的最大优点是速度快，这是其它转换电路无法实现的，故在速度较高的场合，如视频信号的ADC等常有使用。(2)参考电压的稳定度。(3)分压电阻的精度和比较器的灵敏度。

另外，含寄存器的A/D转换电路可以不用附加取样—保持电路。第26页，共57页。2、反馈比较型ADC

反馈比较方法的基本思想是，每次取一个数字量加到DAC，经D/A转换便得到了一个模拟电压。用这个模拟电压和被转换的输入模拟电压去比较，如果不相等，调整所取的数字量，直至两个模拟电压相等为止。

反馈比较的方法是采用器件少的设计方案。

针对这两种方法实现反馈比较有计数和逐次逼近两种方式。

反馈比较方法和用天秤称重物的过程相似。用天秤称重物有两种方法。(1)计数型A/D转换器

每次加一个等值的砝码，直到砝码和重物相等为止。每次加一个砝码的做法实质是在做加法计数。第27页，共57页。下图是计数型A/D转换器的原理框图：转换控制信号首先，计数器置零，且vL=0，使门G封锁，vo=0

之后vL=1，计数器开始加法计数，当vo<vi时，vB=1仅当vi=vo时，vB=0，使门G封锁，此时计数器停止工作。此时计数器所存储的数字就是所求的输出数字信号。

当转换完成时，用vL的下降沿将计数器的数字信号输入寄存器中。第28页，共57页。

这种方法的缺点是转换时间太长。当输出为n位二进制时，最长时间为：2n-1个时钟周期。

首先，计数器置零，且vL=0，使门G封锁，vo=0

之后vL=1，计数器开始加法计数，当vo<vi时，vB=1，计数器计数；仅当vi=vo时，vB=0，使门G封锁，此时计数器停止工作。

此时计数器所存储的数字就是所求的输出数字信号。

当转换完成时，用vL的下降沿将计数器的数字信号输入寄存器中。第29页，共57页。

另一种方法是天平的砝码是非等值的，所使用的砝码一个比一个重量少一半。先用重量是测量最大值一半的砝码进行比较，原则是：大了“减一半”，小了“加一半”，逐次比较，相等为止。这就是逐次比较型A/D转换器的基本设计思想。

逐次比较型A/D转换器是目前集成电路A/D转换器产品中用得最多的一种电路。(2)逐次比较(渐近)型A/D转换器

逐次比较型A/D转换器完成一次转换所需要时间等于n+2个时钟周期。这里的n为ADC的位数。第30页，共57页。逐次比较型A/D转换器的电路结构框图转换开始前先将寄存器清零。之后将寄存器的最高位置1,寄存器输出为100…000，当vi>vo时，数字不够大，“1”保留，vi<vo时，数字过大，“1”去掉，置为零。然后将寄存器的次高位置1,这样逐次比较下去直到最低位为止。此时寄存器所存储的数字就是所求的输出数字信号。第31页，共57页。3位逐次比较型A/D转换器的原理图：FA、FB和FC组成三位数码寄存器门G1~G9组成逻辑控制电路FF1~FF5组成5位环形计数器第32页，共57页。初始条件：QaQbQc=000Q1Q2Q3Q4Q5=100001、常态：时钟运行，VL=02、启动：VL=1，转换开始3、第1个CP脉冲：QaQbQc=100Q1Q2Q3Q4Q5=01000

当vi<vo时，vB=1；当vi>vo时，vB=0；4、第2个CP脉冲：QaQbQc=110或010，记为Qa10Q1Q2Q3Q4Q5=001005、第3个CP脉冲：QaQbQc=Qa11或Qa01，记为QaQb1Q1Q2Q3Q4Q5=000106、第4个CP脉冲：QaQbQc=QaQb1或QaQb0，记为QaQbQc Q1Q2Q3Q4Q5=00001输出=QaQbQc7、第5个CP脉冲：QaQbQc=000Q1Q2Q3Q4Q5=10000第33页，共57页。1、双积分型ADC

双积分型ADC电路与上面的几种方法是不相同的，双积分式是一种间接转换的方法。常态：VL=0，先将计数器清零；接通S0；使电容C完全充电启动：VL=1转换分两个积分过程：(1)对输入信号VI的积分S0断；S1接VI；进行固定时间T1的积分。(2)对参考电压-VREF

的积分S0断；S1接-VREF；进行反向积分，直到积分器输出Vo=0为止，经历的时间为T2。得：

因为T1，VREF为常数，所以T2与VI成正比。因此，计数器的计数值与VI成正比

（二）间接型A/D转换第34页，共57页。下图为双积分式的结构框图：加电以后，时钟就开始工作。S0断；S1接VI；进行固定时间T1的积分。S0断；S1接-VREF；进行反向积分，直到积分器输出Vo=0为止，经历的时间为T2。常态：VL=0，先将计数器清零；接通S0；使电容C完全充电第35页，共57页。右图是双积分型A/D转换器的电压波形图从电压波形图上可以直观地看到前面结论的正确性。第36页，共57页。

由于D只与N，VREF，VI有关，与电路的其它参数无关，所以电路工作稳定。

结论：1、CP脉冲的频率稳定性不影响转换精度；2、电路中的电阻和电容值稳定性不影响转换精度；3、电路要求VREF必须稳定。

双积分型ADC具有很强的抗干扰能力，因为积分器可以将平均值为零的噪声干扰去掉.

双积分型ADC转换速度很低，一般每秒10次左右。

设：时钟周期为Tc（fc=1/Tc）

计数器的计数值：D=T2/Tc=(T1/Tc)(VI/VREF)

若取T1为Tc的整数倍，即T1=NTc，则上式可以化成：

D=（N/VREF）VI

其实，T1为Tc的整数倍很容易实现（用计数器产生T1）。第37页，共57页。

双积分型ADC的控制逻辑电路第38页，共57页。

转换控制信号VL=0时，N位计数器和FFA被清零，S0接通。

转换控制信号VL=1时，N位计数器开始计数，同时积分器开始对VI积分，当计数器回到“0”状态时，S1转换，积分器开始对-VREF积分。

当积分器的输出为零时，门G被封锁，计数器停止计数，这时计数器中的数值与输入信号相对应。VL=0，电路复位，等待下次启动。第39页，共57页。三、模数转换的主要技术指标1、分辨率

表征ADC对输入信号分辨能力的参数。常用二进制或十进制数的位数来表示，n位ADC能够分辨输入电压的最小差异为2、转换误差

量化必然引起误差，转换误差通常用相对误差表示。它表示ADC实际输出的数字量和理想数字量之间的差别。例如，相对误差<=1/2LSB就表明了ADC实际输出的数字量与理想的数字量之差不大于ADC最低有效位为1的一半。

分辨率和转换误差一起反映了ADC的精度。ADC的位数多，相对误差小，当然它的转换精度就高。

如：10位A/D，最大输入电压为5V，则能够分辨输入电压的最小差异为：5/210=4.88mV第40页，共57页。3、转换速度

转换速度常用完成一次转换所需时间来表示。转换时间是指ADC接受到模拟信号到有稳定的数字量输出的一段时间。转换时间短，说明转换速度快。ADC的指标不止这些。在使用ADC时还必须查手册，了解其他参数。第41页，共57页。

第四节A/D与D/A应用知识一、选择A/D与D/A转换器常识

选择转换器应根据系统的要求，从以下六个方面来考虑：1、输入/输出

从输入/输出方面应考虑：

(1)输入信号范围，满刻度值及极性；

(2)数字码：自然二进制码，2的补码和BCD码等；

(3)输入和输出阻抗，信号源内阻和负载要求；

(4)逻辑电平的兼容性：输入/输出是TTL电平，还是CMOS电平，二者是否兼容，同时还要注意电平的极性；

(5)输出信号（DAC）：电流或电压。第42页，共57页。2、精度

精度是一个重要指标，可以用两个指标来衡量。

(1)分辨率（分解度）：转换器的位数；

(2)转换误差：相对误差，非线性误差，失调误差等。3、速度

转换速度在DAC中，用建立时间表示，而在ADC中，则用转换时间表示，时间短，转换速度就快。4、环境条件

环境条件包括温度、噪声电平、电源的敏感性等。第43页，共57页。ADC与DAC器件的选择要从上述六个方面考虑，但是，一般是在速度、精度、价格三方面权衡。

在满足上述五条要求的前提下，还应从经济观点出发，选择价格低的器件。6、价格5、微处理器接口

为便于转换器同微处理器连接，ADC应为三态输出，DAC应有输出锁存。第44页，共57页。二、集成化A/D与D/A转换器介绍

1、DAC0832介绍

集成DAC的种类很多，按DAC的输出方式分成电流输出DAC和电压输出DAC两种。

下面以美国国家半导体公司生产的电流输出DAC0832为例予以介绍。

下图表示出了DAC0832的结构框图。图中的八位DAC为D/A转换电路，是DAC0832的核心。两个寄存器对数据起缓冲作用。使0832不仅有直通工作方式、单缓冲工作方式、二级缓冲工作方式，而且工作速度快。第45页，共57页。第46页，共57页。DAC0832采用CMOS工艺，有20个引脚，为双列直插式。它有以下特点：1、可与所有八位微处理器直接相连;2、输入数字量为八位二进制码;3、逻辑电平与TTL电平兼容;4、有二级缓冲、单级缓冲和直通三种工作方式;5、电流建立时间为1微秒;6、单电源供电5~15V;7、功耗为20mW。第47页，共57页。

右图给出了DAC0832的管脚排列图第48页，共57页。DAC0832引脚功能如下：DI0~DI7：八位数据输入端。其中DIO为最低位，DI7为最高位。(CS)´：片选端。当(CS)´=0，且ILE=l，(WR)´=0时，数据送入寄存器。ILE：允许输入锁存端。在ILE=l，且(CS)´=0，(WR)´=0时，数据送入输入寄存器中。当ILE从高电平变为低电平时，输入寄存器中的数据被锁存。(WR1)´：写信号1端。在(CS)´=0，ILE=l，即在片选和允许输入锁存有效的前提下，(WR1)´=0时，将数据送入输入寄存器。(WR2)´：写信号2端。(WR2)´=0，且XFER=0，将输入寄存器中存放的数据送入DAC寄存器。第49页，共57页。(XFER)´：传送信号控制端。在(XFER)´=0，(WR2)´=0时，数据送入