CN114388628B 分栅快闪存储单元及其制备方法 （上海华虹宏力半导体制造有限公司）

司本发明提供了一种分栅快闪存储单元及其所述第一分栅结构的浮栅和所述第二分栅结构的浮栅分别填充两个所述子沟槽并延伸覆盖所2一分栅结构的浮栅和所述第二分栅结构的浮栅分别填充两个所述子沟槽并延伸覆盖所述所述第三侧墙覆盖对应的所述第一侧墙、所述浮栅及所述控制栅远离所述擦除栅的一侧；所述第一分栅结构和所述第二分栅结构还均包括字线栅，所述字述第一分栅结构的字线栅和所述第二分栅结构的字线栅的外侧的4.如权利要求1所述的分栅快闪存储单元，其特征在于，所述源线层的材质包括多晶形成源区于所述沟槽底部的所述衬底内，形成源线层于所述沟所述第一分栅结构和所述第二分栅结构均包括介质层、由下至上排列的浮栅和控制在所述衬底上依次形成浮栅材料层、控制栅材料层及掩模层，且依次刻蚀所述掩模层、所述控制栅材料层及所述浮栅材料层以对所述开口的底部的衬底进行离子注入以在所述开口的底部的衬底在所述开口的部分深度填充形成所述源线层，在所述开口的3层、所述控制栅材料层及所述浮栅材料层以形成显露出所述沟槽的底部的开口的步骤包以所述第一侧墙为掩模刻蚀所述控制栅材料层以形成显露出所述浮栅材料层的第二在所述第二开口的侧壁上形成所述第二侧墙，且所述第二侧以所述第一侧墙和所述第二侧墙为掩模刻蚀所述浮栅材料层以形成显露出所述沟槽在对应的所述第一侧墙、所述控制栅及所述浮栅远离所述擦除分别对所述字线栅的外侧的衬底进行离子注入以在4极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，浮栅209在横向上有一定宽度的重叠作为耦合部分(图中虚框中示出)，该耦合部分为平面分栅结构的浮栅和所述第二分栅结构的浮栅分别填充两个所述子沟槽并延伸覆盖所述衬5述第一分栅结构的浮栅和所述第二分栅结构的浮栅分别填充两个所述子沟槽并延伸覆盖[0026]对所述开口的底部的衬底进行离子注入以在所述开口的底部的衬底中形成所述[0032]以所述第一侧墙为掩模刻蚀所述控制栅材料层以形成显露出所述浮栅材料层的[0034]以所述第一侧墙和所述第二侧墙为掩模刻蚀所述浮栅材料层以形成显露出所述6[0039]在本发明提供的分栅快闪存储单元及其制备方法中，源区位于沟槽底部的衬底[0042]图3A～3K为本发明一实施例提供的分栅快闪存储单元的制备方法中相应步骤的[0045]下面将结合示意图对本发明的具体实施方式进行更详细[0048]第一分栅结构T1及第二分栅结构T2均包括由下至上排列的浮栅第一分栅结构T1的浮栅310和第二分栅结构T222的浮栅310分别填充两个子沟槽且延伸覆间及衬底10的部分表面之间形成有第一氧化层21，且第一氧化层21延伸覆盖衬底10的表7于对应的控制栅320上，且第一分栅结构T1的第一侧墙61和第二分栅结构T2的第一侧墙61部分从平面结构变成立体结构即平面耦合结构变成纵向立体耦合结构，在保证浮栅310与以源线层80和擦除栅90对称布置，第一分栅结构T1和第二分栅结构T2均包括第一侧墙61、分栅结构T2所包含的具体部分参见本实施例个分栅快闪存储单元如何排列在本说明中不[0060]图3A～3K为本实施例提供的分栅快闪存储单元的制备方法中相应步骤的剖面示8[0065]请参考图3D，以第一侧墙61为掩模刻蚀控制栅材料层32及ONO结构层22以形成显且可以在擦除栅90上形成保护层(图中未示出)以保护擦除栅90不受后续[0071]请继续参考图3I及参考图3J，在掩模层40上形成第二图形化的光刻胶层(图中未示出)，以第二图形化的光刻胶层为掩模依次刻蚀去除掩模层40及掩模层40正下方的控制T2的字线栅100的外侧的衬底10进行离子注入以在衬底10中形成9