CN115524917B 光罩与制造半导体装置的方法 （台湾积体电路制造股份有限公司）

含多个装置特征、第一辅助特征及第二辅助特一辅助特征用于校正光学微影术工艺中的光学且第二辅助特征与最接近于第二辅助特征的装置特征中的一者之间的第一距离大于装置特征2一第一辅助特征，在该图案化区域中且相邻于所述多个主特一第二辅助特征，在该装置区域的一非图案化区域中，所述多个主特征中的一者与该第二辅助特征的一距离大于1微米且小于该光罩的一曝光场的所述多个主特征中的一者之间的一第三距离小于该第二辅助特征与最接近该第二辅助征与最接近该第二辅助特征的所述多个主特征中的的所述多个主特征中的一者之间的一第三距离小于该第三辅助特征与最接近该第三辅助在该浮置栅极材料及该基板的一逻辑区域上方沉积一介电膜在沉积该硬遮罩层之后，在该基板的该记忆体区域及该逻辑区域上方沉积一光阻剂通过使用一光罩图案化该光阻剂层以在该基板的该记忆体区域上方形成一经图案化3者的一宽度大于该第一辅助特征的一宽度且大于所述两个第二辅助特征中的一者的一宽通过使用该经图案化光阻剂层作为一第一蚀刻遮罩，图案化该硬遮通过使用该硬遮罩作为一第二蚀刻遮罩，图案化该控制栅极膜、该在一基板的一记忆体区域上方形成包含一浮置栅极及一控制在沉积该硬遮罩层之后，在该基板的该记忆体区域及该逻辑区域上方沉积一光阻剂经由一光罩将一辐射投射至该光阻剂层以曝光该光阻剂层中的一者的一宽度大于该第一辅助特征的一宽度且大于所述多个第二辅助特征中的一者在将该辐射投射至该光阻剂层之后，显影该光阻剂层以形通过使用该经图案化光阻剂层作为一蚀刻遮罩来图案化该硬遮罩层及该栅45所表现出的投影影像在大小及形状上的失真称为近近第二辅助特征的装置特征中的一者之间的第一距离大于装置特征中的相邻两者之间的6[0012]图5至图20图示根据一些实施方式的在不同阶段的制造(快闪)记忆体装置的方[0017]图35是根据本揭露的各个态样的在遮罩制造之前修改IC设计布局的方法的流程[0019]图37是根据本揭露的一些实施方式的IC制造系统及与的相关联的IC制造流程的789[0137]此外，为便于描述，在本文中可使用空间相对术语，诸如“在......下面”、本文中所使用的空间相对描述符可类似地加以相应解释。径的情况下扩展成像系统的可用解析度。RET包含相转移遮罩、离轴照明(off_axis100包含光源110，用于经由光学微影术遮罩(photomask)(或遮罩(mask)或光罩[0143]自光源110投射的辐射112通过透镜系统140至光罩200，且光罩200的图案给予至统150的大量热量导致透镜系统150中的透镜畸变，导致投射至晶圆10上的图案的影像失在根据本揭露的各个态样的组态中。为清楚起见，图3A中图示主特征215及辅助特征220、[0145]光罩200可是二元遮罩、包含衰减相转移遮罩(attenuatedphaseshiftmask，attPSM)、交变相转移遮罩(alternatingphaseshiftmask，altPSM)、无铬相位微影术以及吸收带240设置于基板230上方或基板[0146]主特征210及215可设计成在半导体晶圆上形成集成电路图案的一部分，如图1的中，划线特征(即，主特征210)包含上覆图案(overlaypattern)OVL、临界尺寸条图案(criticaldimensionbarpattern)CDBAR、工艺控制监控图案(processcontrol[0148]在一些实施方式中，对光罩200施加光学近接性校正(opticalproximity域212的大面积是空白的，且辐射112可通过其中。通过空白区域的辐射112可在透镜系统置的光罩为例，装置区域212具有图案化区域212a及非图案化区域212b。在一些实施方式的一部分入射至记忆体装置的记忆体区域上，而通过非图案化区域212b的辐射112的另一部分入射至记忆体装置的逻辑区域上。主特征215及辅助特征220置放于图案化区域212a112的强度可降低，且透镜系统150的发热问题可改善。辅助特征225可是次级解析辅助特可印出(printable)尺寸，可印出尺寸界定为微影术图案化工艺期间可印出至光阻剂层的[0157]由于辅助特征220用于增强主特征215的解析度，故辅助特征220的位置基于主特第二方向D2上)界定于辅助特征225中的相邻两者之间。在一些实施方式中，当在浸润式[0159]在一些实施方式中，曝光场202具有面积A3，且所有主特征210、215及辅助特征氮化板230中，而主特征215(及210以及辅助特征220)设置于基板230上。在一些其他实施方式215(及210以及辅助特征220)设置于基板230的[0165]图5至图20图示根据一些实施方式的在不同阶段的制造(快闪)记忆体装置的方选择区域化学气相沉积(selectiveareachemicalvapordeposition，SACVD)或其他常基板310的逻辑区域314上方的结构，且曝光设置于基板310的记忆体区域312上方的结构。包含经由例如低压CVD(lowpressureCVD，LPCVD)方法、CVD方法及采用适合硅源材料的350。在一些实施方式中，执行包含化学机械平坦化(chemicalmechanical及穿隧膜320可具有相同或不同的材料。介电膜360可包含例如介电材料，诸如二氧化硅(SiO2氧化层、氧化层上方的氮化物层、及氮化物层上方的额外氧化层。可使用化学气相沉积[0172]接着在介电膜360上方共形地形成控制栅极膜370。控制栅极膜370可包含经由例经图案化光阻剂层M2形成于基板310的记忆体区域312上方，而不形成于基板310的逻辑区一部分入射至基板310的记忆体区域312上，且通过非图案化区域212b的辐射112的另一部设置于非图案化区域212b中，以降低入射至逻辑区域314上的辐射强度。图33中的主特征方依序沉积两种不同的介电材料来形成。接着在经沉积间隔层上执行各向异性蚀刻工艺，以曝光基板310的未由栅极堆叠400覆盖的部分。直接在栅极堆叠400上方的间隔层的部分全部占据的面积大于主特征210及215的案化光阻剂层M3的轮廓对应于主特征215。辅助特征220靠近主特征215设置以用于解析度增强。辅助特征225设置于非图案化区域212b9中，以降低入射至逻辑区域314上的辐射强引入基板310的逻辑区域314中。因此，轻掺杂源极及漏极(Lightlydopedsourceand例而非限制，第一间隔层452及第二间隔层454可通过使用诸如CVD工艺、亚常压CVD工艺在栅极结构420上方依序沉积两种不同的介电材料来形成。接着在经沉积间隔层上执隔层454由对后续蚀刻处理具有比氧化硅更高的抗蚀刻性的氮化硅400的相对侧上形成源极/漏极特征460，且在栅极结构420的相对侧上形成源极/漏极特征极特征460及/或465是P型掺杂区，且布植至源极/漏极特征460及/或465中的掺杂剂可是源极/漏极特征460及465上方形成金属层。接着在金属层上执行退火工艺以形成金属合金源极/漏极特征460及465的表面部分转化成硅化物触点(即，在此情况下为金属合金层极特征460及465上形成硅化物触点，在源极/漏极特征460及465的经曝光表面上毯覆沉积上覆氧化硅层的氮化硅层。可使用电浆增强CVD(plasmaenhancedCVD，PECVD)来形成上的源极/漏极区460。逻辑晶体管16包含栅极结构420及栅极结构420相对侧上的源极/漏[0197]图21至图32图示根据一些实施方式在不同阶段的制造(快闪)记忆体装置的方[0202]随后，图22中的浮置栅极层350及穿隧膜320经图案化以分别形成浮置栅极355及制造工艺细节与关于图13中栅极间隔405的类似，因此为简洁起见，此处不再重复这些细[0203]参考图24及图25。在基板310上方形成具有至少一开口O1的另一经图案化光阻剂且使用遮罩执行图案化工艺以移除光阻剂层M4,的至少一部分，从而形成如图25中所示的经图案化光阻剂层M4,。布植至由开口O1曝光的区域中以形成源极区520。接着在源极区520上方形成共用源极多晶硅或其他适合材料制成。在一些实施方式中，硬遮罩层540,包含SiN层或其他适合材用经图案化光阻剂层M5作为蚀刻遮罩来图案化图29中的硬遮罩层540,，从而形成硬遮罩[0211]接着移除经图案化衬垫层320及经图案化遮罩层320(见图30)，以曝光基板310的[0214]图35是根据本揭露各个态样的在遮罩制造之前修改IC设计布局的方法600的流程图。在一些实施方式中，方法600可在图37中所示的遮罩室3730的遮罩数据准备3732中实合的文件类型的交替文件格式传输。IC设计布局包含表示集成电路特征的各种几何图案。[0217]方法600进一步包含操作616，判定相邻于主特征及第一辅助特征的非图案化区施方式，如上关于图35所讨论的方法600的一或多个操作可使用IC装置设计系统3600来实[0221]处理器3602通过总线3608电耦合至非暂时性计算机可读储存媒体3604。处理器3602亦通过总线3608电耦合至I/O接口3610。网络接口3612亦通过总线3608电连接至处理储存媒体3604中的指令3606，以便使得IC装置设计系统3600可用于执行所提及工艺及/或方法的一部分或全部。在一或多个实施方式中，处理器3602是中央处理单元(centralprocessingunit，CPU)、多处理器、分散式处理系统、特殊应用集成电路(application3604包含半导体或固态记忆体、磁带、可卸除式计算机磁盘、随机存取记忆体(random体(compactdisk_readonlymemory，CD_ROM)、紧凑型光盘_读取/写入(compactdisk_IC装置设计系统3600可用于执行所提及工艺及/或方法的一部分或全部。在一或多个实施置设计系统3600用以经由I/O接口3610发送及/或接收与学气相沉积(chemicalvapordeposition，CVD)设备、物理气相沉积(physicalvapor[0228]在一些实施方式中，所提及工艺及/或方法的一部分或全部实施为独立软件应用诸如购自CADENCEDESIGNSYSTEM功能。非暂时性计算机可读记录媒体的实例包含但不限于外部/可卸除式及/或内部/嵌入[0230]通过可用于实施图35的方法600的一或多个操作，IC装置设计系统3600及非暂时[0231]图37系根据本揭露的一些实施方式的IC制造系统3700及其相关联IC制造流程的的一或多者互动，且提供服务至其他实体中的一或多者及/或自其他实体中的一或多者接[0233]设计室(或设计团队)3720基于图35的方法600产生IC设计布局图(或设计)3722，且在上文中结合图2至图4C及图33至图34B进行讨论。IC设计布局图3722包含各种几何图布局图3722可以GDSII文件格式或DFII[0234]遮罩室3730包含数据准备3732及遮罩制造3744。遮罩室3730使用IC设计布局图规则。[0237]在一些实施方式中，遮罩数据准备3732包含微影术工艺检查(lithography拟装置形状上并未足够逼近而不能满足设计规则，则OPC及/或MRC经重复以进一步精细化据制造规则来修改IC设计布局图3722。另外，在数据准备3732期间施加于IC设计布局图或多个电子束的机构用以基于经修改的IC设计布局图3722在遮罩(光罩或主光罩)3745上且透射通过透明区。在一实例中，遮罩3745的二元遮罩版本包含二元遮罩的透明基板(例杂区，用于蚀刻工艺中以在半导体晶圆3753中形成各种蚀刻区，及/或用于其他适合工艺FEOL)制造)的制造设施，而第二制造设施可提供用于IC产品的互连及封装的后工序制造装置特征在装置区域的图案化区域中。第一辅助特征在图案化区域中且相邻于装置特征。特征的装置特征中的一者之间的第一距离大于装置特征中的相邻两的装置特征中的一者之间的第三距离小于第二辅助特征与最接近第二辅助特征的装置特最接近第一辅助特征的装置特征中的一者之间的第三距离小于第三辅助特征与最接近第[0245]根据一些实施方式，一种方法包含在基板的记忆体区域上方形成浮置栅极材[0246]根据一些实施方式，主特征与第一辅助特征中的任一者之间的距离大于约1微米忆体区域及逻辑区域上方沉积光阻剂层。经由光罩将辐射投射至光阻剂层以曝光光阻剂引入的实施方式的相同目的及/或达成相同优势的其他工艺及结构的基础。熟悉此项技术