微型计算机原理及应用16位微处理器课件

微型计算机原理及应用16位微处理器·高校工科专业课程课件Contents课程目录微型计算机原理及应用——16位微处理器体系课程核心内容概览01微型计算机基础知识0216位微处理器8086/8088架构03指令系统与汇编语言程序设计04存储器组织与总线技术05输入输出接口技术与中断系统CHAPTER01微型计算机基础知识从发展历程到系统组成，建立微机系统的整体认知框架MICROPROCESSOREVOLUTION微处理器发展历程微处理器从1971年Intel4004的4位架构起步，历经8位、16位、32位三代跃迁，每一次位宽升级都伴随指令集扩展、寻址空间倍增和系统集成度的质变，16位微处理器8086在这一演进链中承上启下，奠定了x86体系架构的基石。Intel4004·1971GEN01第一代：4位与低档8位（1971-1973）1971年Intel4004问世，4位字长集成2300个晶体管，采用PMOS工艺，主频108kHz，主要应用于计算器1972年Intel8008推出，8位字长但功能有限，标志着微处理器从4位向8位过渡的尝试GEN02第二代：成熟8位（1973-1978）1973年Intel8080发布，8位字长、6MHz主频、64KB寻址空间，成为早期个人电脑的核心处理器同期ZilogZ80和Motorola6800竞争，催生了CP/M操作系统和早期微型计算机生态Intel80801973GEN03第三代：16位（1978-1985）1978年Intel8086诞生，16位字长、1MB寻址空间，引入段式内存管理，奠定x86架构基础8088被IBMPC/XT采用，直接推动了个人电脑产业的爆发式增长SYSTEMARCHITECTURE微型计算机系统的组成微型计算机系统由硬件和软件协同构成：硬件以CPU为核心，通过系统总线连接存储器与I/O设备；软件分为系统软件和应用软件两层。HARDWARE硬件系统CPU：核心运算与控制单元，由运算器ALU和控制器CU组成，负责指令的取指、译码和执行存储器：分为内存储器（RAM/ROM）和外存储器（硬盘/光盘），内存直接与CPU交换数据I/O设备：通过接口电路与系统总线相连，实现数据的人机交互和外部通信IBMPC/XT微型计算机实物DOS操作系统命令行界面SOFTWARE软件系统系统软件：包括操作系统（DOS、Windows）、编译程序、汇编程序和调试工具，为应用开发提供底层运行环境应用软件：面向具体任务编写，如科学计算程序、数据采集系统和自动控制程序等Numbering&Encoding数制与编码基础微型计算机内部统一使用二进制表示所有数据和指令，十六进制作为简写形式便于工程书写。有符号数采用补码表示法将减法统一为加法运算，BCD码则在工业控制场景中实现二进制与十进制的直接映射，这些编码规则是理解指令系统和程序设计的前提。01二进制与十六进制转换每4位二进制对应1位十六进制，如10101100B=ACH，便于长串二进制数据的工程书写与快速转换4BIT→1HEX02有符号数补码表示正数补码等于原码，负数补码为绝对值取反加1，如-128的8位补码为80H，统一了加减法运算逻辑-128→80H03溢出判断规则两个同号数相加结果异号则溢出，CPU通过标志寄存器中的OF（溢出标志位）自动检测并处理OFFLAG04BCD码编码用4位二进制表示一位十进制数，压缩BCD码一个字节存两位十进制数，如59H表示十进制5959H=59INSTRUCTIONCYCLE微型计算机的工作过程微型计算机通过"取指-译码-执行"的指令周期循环来运行程序：CPU根据IP寄存器指向的地址从存储器取指令，经译码器识别操作类型和操作数位置，再由控制单元发出控制信号驱动ALU完成运算，三者协调配合构成完整的指令执行流程。01取指阶段：CPU将IP寄存器中的地址送上地址总线，发出存储器读信号，从指定内存单元读取指令代码送入指令寄存器IR02译码阶段：指令译码器ID对IR中的操作码进行分析，识别出指令类型、操作数寻址方式及所需的控制信号序列03执行阶段：控制单元根据译码结果发出控制信号，指挥ALU完成算术/逻辑运算，或执行数据传送、I/O操作等动作04更新阶段：指令执行完毕后IP自动递增指向下一条指令地址，若为转移指令则IP被修改为目标地址，开始新的指令周期CPU内部电路结构·微距摄影CHAPTER0216位微处理器8086/8088架构深入剖析x86架构鼻祖的内部结构、寄存器组织与工作机制MICROPROCESSORARCHITECTURE8086CPU内部结构：EU与BIU双单元8086开创性地将CPU划分为执行单元EU和总线接口单元BIU两大独立模块，两者通过6字节指令队列实现并行流水线操作，奠定了现代CPU流水线技术的雏形。执行单元EU（ExecutionUnit）包含16位ALU（算术逻辑单元），可执行加减乘除算术运算和与或非异或等逻辑运算包含8个16位通用寄存器（AX/BX/CX/DX/SI/DI/BP/SP），供指令执行时暂存操作数和中间结果EU控制电路从指令队列取出指令译码，产生控制信号指挥ALU完成运算，并更新FLAGS标志寄存器Intel8086CPU芯片·电路板安装实物早期计算机主板·总线插槽实物总线接口单元BIU（BusInterfaceUnit）包含4个16位段寄存器（CS/DS/SS/ES）和指令指针IP，通过地址加法器生成20位物理地址（段地址×16+偏移地址）包含6字节指令预取队列，在EU执行当前指令期间提前从存储器取出后续指令，实现取指与执行的流水线重叠控制地址总线、数据总线和控制总线与外部存储器和I/O端口进行数据交换，支持最大1MB寻址空间16-BITMICROPROCESSOR8086寄存器组织结构8086拥有14个16位寄存器，分为通用、段寄存器和控制寄存器三组，段地址与偏移配合生成20位物理地址，实现1MB寻址。GENERALPURPOSE·8通用寄存器（8个）数据寄存器AX/BX/CX/DX—均可拆分为高低8位（如AH/AL），AX常用于I/O和算术运算，BX用作基址寄存器，CX默认用于循环计数，DX用于I/O端口寻址和乘除法运算指针与变址SI/DI/BP/SP—SI/DI用于串操作和数组访问，SI为源变址、DI为目的变址；BP默认指向堆栈段SS，用于访问堆栈中的数据；SP始终指向栈顶，与SS配合管理堆栈SEGMENT·4段寄存器（4个）CS/DS/SS/ES—CS指向代码段存放程序指令，DS指向数据段存放变量和常量，SS指向堆栈区域管理子程序调用和中断，ES用于串操作目的地扩展数据访问能力物理地址生成—段地址×16+偏移地址，如CS=2000H、IP=0100H→物理地址20100H，通过16位段寄存器与16位偏移组合实现20位地址线、1MB内存空间的完整寻址CONTROL·2控制寄存器（2个）IP指令指针—存放下一条待取指令在代码段内的偏移地址，CPU自动顺序递增指向下一条指令，或根据跳转、调用、中断、返回等指令修改目标地址，与CS配合确定下条指令的物理位置FLAGS标志寄存器—含CF进位/ZF零/SF符号/OF溢出/PF奇偶/AF辅助进位共6个状态标志反映运算结果，以及DF方向/IF中断/TF陷阱共3个控制标志用于控制CPU操作模式PINSIGNALS&MODES8086引脚信号与工作模式8086采用40引脚DIP封装，地址/数据总线分时复用减少引脚数但需外部锁存器；最小/最大模式的选择决定系统总线架构方案。01AD0–AD15地址/数据复用：T1输出地址低16位，需外部锁存器（8282/74LS373）锁存；T2–T4切换为双向数据线02A16/S3–A19/S6高地址/状态：T1输出地址高4位，T2–T4输出状态信息；BHE#/S7控制高8位数据总线D8–D15选通03最小模式（MN/MX#=1）：WR#、RD#、IO/M#由8086直接输出，ALE指示地址锁存时机，系统结构简单04最大模式（MN/MX#=0）：8086输出S0#–S2#状态码给8288总线控制器，由其产生读写信号，支持协处理器与DMAIntel8086·40-pinDIP封装实物BUSTIMING8086操作时序与总线周期8086的标准总线周期由T1-T4四个时钟状态组成，T1输出地址并由ALE锁存，T2准备数据传输，T3完成数据采样，T4结束周期。READY信号机制允许慢速外设通过插入等待状态TW延长总线周期，确保CPU与不同速度的存储器和I/O设备可靠通信。T1地址输出CPU输出地址信息和ALE锁存脉冲，地址锁存器在ALE下降沿锁存20位地址，建立寻址通路ALET2传输准备撤除地址信号，读操作时数据线进入高阻态准备接收；写操作时将数据送上总线并发出WR#信号WR#T3数据采样读操作在T3下降沿采样数据总线获取数据；写操作时存储器在T3采样CPU送出的数据SAMPLETW等待状态外设或慢速存储器未准备好时拉低READY信号，CPU在T3后自动插入TW周期等待，直到READY变高READYChapter03指令系统与汇编语言程序设计从寻址方式到完整程序，掌握与8086CPU直接对话的能力ADDRESSINGMODES8086数据寻址方式8086提供7种数据寻址方式，灵活组合可有效支持数组、结构体、堆栈等各种数据结构的高效访问。SECTION01不涉及内存访问的寻址立即寻址操作数直接包含在指令中，如MOVAX,1234H，执行速度最快，操作数在程序运行期间不可变寄存器寻址操作数在CPU内部寄存器中，如MOVAX,BX，不需要访问总线，速度仅次于立即寻址SECTION02涉及内存访问的寻址直接寻址指令中直接给出有效地址EA，如MOVAX,[2000H]，适合访问固定位置变量寄存器间接寻址用BX/SI/DI/BP内容作为EA，BX/SI/DI默认使用DS段，BP默认使用SS段寄存器相对寻址在间接寻址基础上加位移量，如[BX+10H]，常用于访问数组元素或结构体成员基址变址与相对基址变址结合基址寄存器与变址寄存器，如[BX+SI+10H]，适合二维数组访问INSTRUCTIONSET8086核心指令分类8086拥有117条基本指令，分为数据传送、算术运算、逻辑运算、串操作和控制转移五大类，配合丰富的寻址方式可完成从简单数据搬运到复杂程序流程控制的全部操作。8086常用指令速查表指令类别典型指令功能说明标志位影响数据传送MOV/PUSH/POP数据搬运与堆栈操作不影响标志位算术运算ADD/SUB/MUL/DIV加减乘除算术运算影响CF/ZF/SF/OF等逻辑运算AND/OR/XOR/TEST位操作与条件测试影响CF/ZF/SF/PF串操作MOVS/CMPS/STOS字符串批量处理CMPS影响标志位控制转移JMP/JZ/LOOP/CALL程序流程控制不影响标志位数据传送MOV搬运数据，PUSH/POP操作堆栈实现参数传递与现场保护MOV·PUSH·POP算术运算ADD/SUB基础加减，MUL/IMUL支持8位×8位→16位乘法运算ADD·MUL·DIV逻辑运算AND屏蔽位、OR置位、XOR清零寄存器，TEST不修改操作数AND·OR·XOR串操作MOVS/CMPS/STOS配合REP前缀自动重复，CX控制循环次数REP·CX控制转移JMP无条件转移，18种条件转移据FLAGS跳转，LOOP循环JMP·Jcc·LOOP8086的117条指令按功能分为五大类，是编写汇编程序的基础工具集ASSEMBLYLANGUAGE汇编语言程序设计基础汇编语言以助记符表示机器指令，一个完整的8086汇编程序包含数据段、堆栈段和代码段三个逻辑段，经汇编与连接两步生成可执行文件，是直接与硬件对话的最底层编程方式。程序三段结构DATASEGMENT定义变量和常量，STACKSEGMENT分配堆栈空间（通常256字节），CODESEGMENT编写可执行指令。常用伪指令DB/DW/DD定义字节、字、双字数据，EQU定义符号常量，ORG设定起始偏移，ASSUME建立段寄存器对应关系。DOS功能调用通过INT21H中断实现屏幕输出（AH=09H）、键盘输入（AH=01H）、程序退出（AH=4CH）等系统功能。汇编连接过程.asm源文件经MASM汇编生成.obj目标文件，再经LINK连接器生成.exe可执行文件，DEBUG工具用于调试。早期计算机汇编语言编程场景PROGRAMMINGEXAMPLE汇编程序设计实例：两数求和通过一个"键盘输入两个一位十进制数并求和显示"的完整程序实例，串联数据段定义、DOS中断调用、ASCII码转换与条件判断等核心编程要素。编程思路与数据定义01数据段定义输入提示字符串MSG1、MSG2和输出提示MSG3，用DB伪指令声明并以'$'结尾供DOS09H功能调用输出02堆栈段分配256字节空间（DW100DUP(?)），代码段通过ASSUME伪指令建立段寄存器与逻辑段的对应关系核心代码逻辑03调用INT21H的01H功能读取键盘输入（返回ASCII码在AL中），SUBAL,30H将ASCII码转换为实际数值存入BL和CL04ADDBL,CL执行加法运算，CMPBL,10判断进位：若≥10则SUBBL,10分离十位，分别加30H转ASCII码后调用02H功能输出05程序结束前调用INT21H的4CH功能正常退出返回DOS，确保系统资源正确释放CHAPTER04存储器组织与总线技术从内存分配到总线通信，构建微机系统的数据传输基础设施MEMORYORGANIZATION8086存储器组织与地址空间分配8086通过20位地址总线实现1MB物理寻址空间，采用段式管理机制，IBMPC/XT的内存布局成为PC兼容机标准。段式管理机制物理地址=段地址×16+偏移地址01CS=1000H、IP=0200H时物理地址为10200H同一物理地址可由多组段地址+偏移组合得到02每个逻辑段最大64KB（偏移地址16位）段与段之间可以相邻、分离或重叠IBMPC内存分配约定00000–003FFH中断向量表（1KB），256个入口各占4字节00500–9FFFFH常规用户RAM（640KB），系统与程序运行空间A0000–BFFFFH视频RAM区（128KB），显示帧缓冲区C0000–FFFFFHROM区（256KB），BIOS与扩展ROMMEMORYHIERARCHY半导体存储器类型与特性半导体存储器分为易失性RAM与非易失性ROM两大类。SRAM速度快用于Cache，DRAM集成度高用于主存，ROM系列从不可擦到电擦除依次升级，层次化设计决定了微机系统的存储架构。主要半导体存储器类型对比存储器类型存储原理速度特点与应用SRAM触发器（6管单元）最快（ns级）无需刷新，功耗大、成本高，用于Cache和高速缓冲DRAM电容电荷（1管1容）较慢（需刷新周期）需定期刷新，集成度高、成本低，用于系统主存EPROM浮栅MOS管读取快/擦除慢紫外线擦除（石英窗口），可反复编程，用于固件开发EEPROM电可擦浮栅管读取快/写入较慢电擦除电写入，按字节可改，用于BIOS和配置存储Flash改进型浮栅管读取快/块擦除按块擦除，高密度低成本，广泛用于U盘和固态硬盘SRAM速度最快但成本高用于Cache，DRAM性价比最优用于主存，EEPROM和Flash用于非易失性固件和配置存储。SYSTEMBUSARCHITECTURE系统总线结构与总线标准系统总线由地址总线（单向，CPU输出寻址信息）、数据总线（双向，传输数据）和控制总线三类组成，不同速度的设备通过桥接器分配到不同总线层，实现带宽优化。单向输出，8086有20条地址线可寻址1MB，总线宽度直接决定CPU的最大寻址空间1MB双向传输，8086有16条数据线一次传输一个字，总线宽度决定数据传输吞吐率16-bit传输读写、中断请求、DMA请求、时钟等控制与同步信号RD/WRIBMPC/AT的16位扩展总线标准，8MHz时钟，是最早广泛使用的PC总线标准8MB/sIntel制定的32/64位高性能局部总线，33MHz时钟，支持即插即用和总线主控132MB/s主板PCI/ISA总线插槽实物MicrocomputerPrinciplesI/O接口基础与端口编址I/O接口电路是CPU与外设之间的桥梁，内部包含数据、状态和控制三类寄存器。8086采用独立编址方式为I/O端口分配64KB地址空间（0000H-FFFFH），通过专用IN/OUT指令访问，与存储器地址空间互不干扰，IBMPC实际使用000H-3FFH共1024个端口地址。I/O接口功能与结构01数据寄存器—暂存CPU与外设之间传输的数据，起缓冲作用，解决速度不匹配问题Buffer02状态寄存器—保存外设当前状态（如准备好、忙、错误等），CPU据此决定是否传输Status03控制寄存器—接收CPU控制命令（启动、停止、模式设置），驱动接口电路执行操作Ctrl两种编址方式对比01独立编址（8086采用）—I/O端口拥有独立64KB地址空间，用IN/OUT指令访问，不占用内存地址808602统一编址（MCS-51采用）—I/O端口纳入存储器地址空间，用MOV等访存指令操作，指令丰富但占用内存MCS-51MICROCOMPUTER·8255A可编程并行接口芯片8255A8255A是8086系统中最常用的可编程并行接口芯片，含PA/PB/PC三个8位端口，支持三种工作方式，通过控制字灵活配置。PORTSTRUCTURE端口结构与功能PA口（8位）—支持方式0/1/2三种工作模式，常用于连接外部设备的数据线三种模式PB口（8位）—支持方式0/1两种模式，常用于输出控制信号或输入设备状态两种模式PC口（8位）—可分高4位和低4位独立使用，方式1/2中自动变为握手联络信号4+4分组WORKINGMODES三种工作方式方式0—基本I/O，各端口独立输入/输出，无握手信号，适合LED显示、开关读取无条件传送方式1—选通I/O，PC口提供STB/ACK等握手信号，支持中断驱动，适合打印机中断驱动方式2—双向传送，仅PA口可用，PC口提供5个握手信号，适合双向数据总线仅PA口MICROPROCESSOR·INTERRUPTSYSTEM中断系统与8259A中断控制器8086支持256个中断类型（0-255），包括不可屏蔽中断NMI、可屏蔽中断INTR和软件中断INTn。8259A可编程中断控制器管理8级中断请求，提供优先级排队、中断屏蔽和中断向量自动生成功能，IBMPC/XT用单片8259A，PC/AT用双片级联扩展至15级中断。中断分类与响应过程01硬件中断：NMI不可屏蔽（类型号2，电源掉电等紧急事件），INTR可屏蔽（受IF标志控制，外设通过IRQ线请求）02软件中断：INTn指令触发（如INT21H为DOS调用），INTO溢出中断（OF=1时触发），单步中断（TF=1时每条指令后触发）03响应过程：CPU完成当前指令→发INTA#应答→读取中断类型号→FLAGS/CS/IP入栈保护→从中断向量表取服务程序入口→执行ISR→IRET返回8259A中断控制器01管理IR0-IR7共8级中断请求，内部优先级排队器自动选择最高优先级中断向CPU发出INT请求信号02通过4个初始化命令字（ICW1-ICW4）设置中断向量基地址、级联模式和工作方式，3个操作命令字（OCW1-OCW3）控制运行时屏蔽和查询MICROCOMPUTERPRINCIPLES可编程定时器/计数器82538253包含3个独立的16位减法计数器通道，每个通道支持6种工作方式，通过写入控制字和计数初值即可灵活配置。在IBMPC/XT中，通道0产生55ms系统定时中断，通道1控制DRAM刷新周期，通道2驱动扬声器发声。芯片结构与通道功能3个独立16位减法计数器每个通道有CLK时钟输入（最高2MHz）、GATE门控输入和OUT输出，各自独立编程配置工作方式控制字寄存器写入控制字指定通道选择、读写格式（低字节/高字节/先低后高）、工作方式（0-5）和计数码制IBMPC中的典型应用通道0·系统定时器工作在方式3，输入时钟1.19318MHz，计数初值65536，每55ms产生一次IRQ0中断，用于系统时间维护55ms通道1·DRAM刷新工作在方式2，每15μs产生一次DMA请求刷新动态存储器，保证DRAM数据不因电容漏电而丢失15μs通道2·扬声器发声工作在方式3，输出方波驱动扬声器，通过改变计数初值可产生不同频率的声音方式3MICROCOMPUTERPRINCIPLESDMA控制器8237A与直接存储器存取DMA（直接存储器存取）通过8237A控制器在不经过CPU的情况下直接完成存储器与外设间的高速数据传输。8237A有4个独立通道，外设通过HRQ/HOLD申请总线控制权，CPU以HLDA应答后让出总线，8237A接管完成成批数据传输后归还总线，大幅提升磁盘读写等大批量数据传输场景的效率。01DMA传输过程：外设发DMA请求(HRQ)→CPU完成当前总线周期后发HLDA应答让出总线→8237A接管总线直接传输数据→传输完毕归还总线给CPU028237A芯片结构：4个独立DMA通道（CH0-CH3），每通道有基地址寄存器、当前地址寄存器、基字计数器和当前字计数器，最大传输64KB03四种传输模式：单字节模式（每传一字节检查DREQ）、数据块模式（连续传输直到计数为0）、请求模式（按需传输）和级联模式（扩展更多通道）04IBMPC应用：通道0用于DRAM刷新定时器，通道2连接软盘控制器实现磁盘数据高速读写，通道1和3预留给扩展设备使用早期计算机主板上的芯片组与8237DMA控制器SystemArchitecture综合应用：微机测控系统设计微机测控系统通过模拟量输入通道（传感器→信号调理→A/D转换→CPU处理）和模拟量输出通道（CPU→D/A转换→功率放大→执行机构）实现对物理世界的感知与控制，8255A/8253/8259A/8237A等接口芯