CN119421404A 一种半导体结构及其制备方法 （长鑫科技集团股份有限公司）

电层的刻蚀速率小于未覆盖阻挡膜的导电层的公开实施例提供的半导体结构及其制备方法至少有利于降低导电插塞与导电层之间的接触电2在所述导电层的表面形成间隔排布的掩膜层，所述掩膜层与对所述导电层进行刻蚀工艺以从所述导电层上端形成第三凹槽，其中提供第一源气体以及第二源气体，所述第一源气体用于刻蚀导电去除部分厚度的未被所述掩膜层覆盖的所述导电层以形成第二凹槽的内壁面以及所述第二凹槽的底部所暴露的导电层表面形成导电柱，部分所述导电柱位于所述接触窗口内，部分所述3[0005]根据本公开一些实施例，本公开实施例一方面提供一种述掩膜层的刻蚀选择比小于或等于所述掩膜层4导电柱与导电层之间的接触面积，与常规工艺中形成掩膜以及图形化形成第三凹槽相比，[0019]图2～图8为本公开一实施例提供的半导体结构的制备方法中各步骤对应的半导[0020]图9～图16为本公开另一实施例提供的半导体结构的制备方法中各步骤对应的半5覆盖阻挡膜的导电层的刻蚀速率小于未覆盖阻挡膜[0036]以下将结合图2～图8对上述实施例中导电层阵列区所提供的制备方法关于阵列[0037]图2～图8为本公开一实施例提供的半导体结构的制备方法中各步骤对应的半导6化硅自身的硬度也较高，从而可以保证位于隔离层102内的位线108以及电容插塞104发生之间。有源层101可以包括沟道区以及位于沟道区两端的第一源漏区和第二源漏区。位线108以及电容插塞104分别与有源层101的第一源漏区或者第二源漏区电连接。例如，位线衬底100之间并没有界面态，而是由于不同功能限定区域的定义不同而划分出来的两个不字线选中指定的晶体管并进行写入数据以及读取数据。隔离结构105可以为浅沟槽隔离结7103覆盖的导电层110以形成第二凹槽116，并在第二凹槽116的内壁面以及第二凹槽116的膜115就不会形成在被掩膜层103覆盖的导电层110的表面上，后续可通过未被覆盖的导电[0062]当第二源气体与掩膜层103的刻蚀选择比等于掩膜层103的厚度时，形成阻挡膜8有阻挡膜的导电层110的刻蚀速率小于未含有阻挡膜的导电层110[0072]参考图5以及图6，对导电层110进行刻蚀工艺以从导电层110上端形成第三凹槽沉积了大量的阻挡膜115以及阻挡膜115构成的气体，在刻蚀的时候会出现导电层110的中~1500W，偏置功率为100W～200W，氯气的流量为5sccm～15sccm，一氟甲烷的流量为[0076]在一些实施例中，刻蚀工艺的工艺参数为：压力为10～50Pa，源功率为200W~9[0086]上述在阵列区形成接触窗口117以及导电柱120的工艺步骤中，通过对导电层110仅增加一步刻蚀导电层110以及修改形成第二凹槽116的工艺参数以形成第三凹槽126的步骤从而改变导电柱与导电层110之间的接触面积，与常规工艺中形成掩膜以及图形化形成[0088]以下将结合图9～图16对上述实施例所提供的制备方法关于外围区所对应的各步[0089]图9～图16为本公开另一实施例提供的半导体结构的制备方法中各步骤对应的半衬底200之间并没有界面态，而是由于不同功能限定区域的定义不同而划分出来的两个不铝(Al2O3氧化钇(Y2O3203覆盖的导电层210以形成第二凹槽216，并在第二凹槽216的内壁面以及第二凹槽216的挡膜215就不会形成在被掩膜层203覆盖的导电层210的表面上，后续可通过未被覆盖的导第二源气体继续刻蚀掩膜层203直至掩膜层203被完全去除，然后第一源气体对导电层210~1500W，偏置功率为100W～200W，氯气的流量为5sccm～15sccm，一氟甲烷的流量为[0116]在一些实施例中，刻蚀工艺的工艺参数为：压力为10～50Pa，源功率为200W~[0126]上述在外围区形成接触窗口217以及第二接触结构的工艺步骤中，通过对导电层增加一步刻蚀导电层210以形成第三凹槽的步骤或者改变形成第二凹槽216的工艺参数从围区内第一接触结构与第二接触结构的接触电阻以及下电极与电容接触窗口的接触电阻，插塞104分别与有源层101的第一源漏区或者第二源漏数据速率同步动态随机存取存储器DDRSDRAM、低功率双倍数据速率同步动态随机存取存[0148]在一些实施例中，处理器32可以是通用处理器，包括一个或多个中央处理器以是微控制器(MicrocontrollerUnit，简称MCU)、数字信号处理器(DigitalSignal[0149]本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施