CN119421415A 半导体装置、存储装置及半导体装置的制造方法 （株式会社半导体能源研究所）

201980027125.42019.04.16提供一种能够实现微型化或高集成化的半第一层中的晶体管及第二层中的晶体管各自包第三绝缘体的顶面及第三导电体的顶面接触的2氧化物半导体层，该氧化物半导体层具有所述第一晶体管的沟道形成区域第一导电层，该第一导电层位于所述氧化物半导体层的上方，第二导电层，该第二导电层位于所述氧化物半导体层的上方，第一绝缘层，该第一绝缘层具有位于所述第一导电层的上方第三导电层，该第三导电层具有与所述第一绝缘层的顶面接触所述氧化物半导体层具有：与所述第一导电层重叠的第一区域；与氧化物半导体层，该氧化物半导体层具有所述第一晶体管的沟道形成区域第一导电层，该第一导电层位于所述氧化物半导体层的上方，第二导电层，该第二导电层位于所述氧化物半导体层的上方，第一绝缘层，该第一绝缘层具有位于所述第一导电层的上方第三导电层，该第三导电层具有与所述第一绝缘层的顶面接触3第五导电层，该第五导电层具有与所述第一绝缘层的顶面接半导体区域，该半导体区域具有位于所述第二绝缘层的下方的区域所述氧化物半导体层具有：与所述第一导电层重叠的第一区域；与其中所述第三导电层具有与所述氧化物半导体层的氧化物半导体层，该氧化物半导体层具有位于所述第一绝缘层的上方第二导电层，该第二导电层具有位于所述氧化物半导体层的第三导电层，该第三导电层具有位于所述氧化物半导体层的第二绝缘层，该第二绝缘层具有与所述第二导电层的顶面接第四导电层，该第四导电层经由所述第二绝缘层的第第五导电层，该第五导电层经由所述第二绝缘层的第二第六导电层，该第六导电层经由所述第二绝缘层的第三所述第二绝缘层的第一开口部具有与所述第一导电层重叠的4氧化物半导体层，该氧化物半导体层具有位于所述第一绝缘层的上方第二导电层，该第二导电层具有位于所述氧化物半导体层的第三导电层，该第三导电层具有位于所述氧化物半导体层的第二绝缘层，该第二绝缘层具有与所述第二导电层的顶面接第四导电层，该第四导电层经由所述第二绝缘层的第第五导电层，该第五导电层经由所述第二绝缘层的第二第六导电层，该第六导电层经由所述第二绝缘层的第三其中在沿所述第一晶体管和所述第二晶体管的沟道长度方向没有分别与所述第二绝缘层的第二开口部及所述第二绝缘层的第三开口第三晶体管，该第三晶体管分别与所述第一晶体管及所氧化物半导体层，该氧化物半导体层具有位于所述第二绝缘层的上方所述第一晶体管的沟道形成区域和所述第二晶体管的沟道形第二导电层，该第二导电层具有位于所述氧化物半导体层的第三导电层，该第三导电层具有位于所述氧化物半导体层的第三绝缘层，该第三绝缘层具有与所述第二导电层的顶面接第四导电层，该第四导电层经由所述第三绝缘层的第5第五导电层，该第五导电层经由所述第三绝缘层的第二第六导电层，该第六导电层经由所述第三绝缘层的第三所述第三绝缘层的第一开口部具有与所述第一导电层重叠的其中在沿所述第一晶体管和所述第二晶体管的沟道长度方向没有分别与所述第三绝缘层的第二开口部及所述第三绝缘层的第三开口所述第一存储单元和所述第二存储单元分别具有在沟道形成区域使用氧化物半导体6本申请是发明名称为“半导体装置”、国际申请日为2019年4月16日、申请号为201980027125.4(国际申请号为PCT/IB2019/0530照非专利文献1至非专利文献3)。非专利文献1及非专利文献2中公开了一种使用具有CAAC比CAAC结构及nc结构的结晶性更低的氧化物半导体中也具[0006]将IGZO用于活性层的晶体管具有极低的关态电流(参照非专利文献6)，已知有利[0007][非专利文献1]S.Yamazakietal.，“SIDSymposiumDigestofTechnical[非专利文献3]S.Itoetal.，“TheProceedingsofAM_FPD’13Digestof7[非专利文献7]S.Matsudaetal.，“2015SymposiumonVLSITechnology[非专利文献8]S.Amanoetal.，“SIDSymposiumDigestofTechnical[0008]本发明的一个方式的目的之一是提供一种能够实现微型化或高集成化的半导体第二氧化物优选与第二绝缘体的侧面接触并包括其c轴沿大致垂直于该侧面的方向取向的8[0017]根据本发明的一个方式，可以提供一种能够实现微型化或高集成化的半导体装[图7]A至D是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截[图8]A至D是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截[图9]A至D是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及截[图10]A至D是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及9[图11]A至D是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及[图12]A至D是示出根据本发明的一个方式的半导体装置的制造方法的俯视图及中所示的连接关系等)，附图或文中所示的连接关系以外的连接关系也包含于附图或文中[0028]另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等沟道宽度大于外观上的沟道宽度。原子％的元素可以说是杂质。有时由于包含杂质，例如造成半导体的DOS(Densityof化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体位时流过晶体管的每沟道宽度1μm的电流在室温下为1×10_20A以下，在85℃下为1×10_18A[0040]图1是从底面依次层叠有层10_1至层10_n(n为2以上的自然数)的半导体装置的截[0041]层10_1至层10_n各自包括至少一个晶体管20。虽然在图1中示出层10_1至层10_n面有时将氧化物22a与氧化物22b一并称为[0049]氧化物22a在导电体28a与导电体28b之间的区域具有沟道形成区域，并且在与导道形成区域有时除了在氧化物22a以外还在氧化物22a与氧化物22b的界面附近及/或氧化钨和镁等中的一种或多种)等[0053]氧化物22a及氧化物22b优选都具有结晶性。尤其是，优选使用CAAC_OS(c_axis畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之[0056]CAAC_OS有具有层状结晶结构(也称为层状结构)的倾向，在该层状结晶结构中层质的进入或缺陷的生成等而降低，因此可以说CAAC_OS是杂质或缺陷(氧空位(也称为VO：CAAC_OS在平行于样品面的方向上入射束径为300称为选区透射电子衍射图案)。在该衍射图案中包含起因于InGaZnO4结晶的(009)面的斑点。因此，电子衍射也示出CAAC_OS所包含的结晶具有c轴取向性，并且c轴沿大致垂直于射也示出CAAC_OS所包含的结晶的a轴和b[0063]在此，参照图2说明对根据本实施方式的晶体管20进行加热处理时的包含在绝缘22a中的氧在氧化物22a中反复地填充氧空位的同时扩散在氧化物22物22b中的氧50在氧化物22b中反复地填充氧空位的同时扩散在氧示，从绝缘体36供应到氧化物22b中的氧50优先地扩散到氧化物22b与氧化物22a的界面附在抑制晶体管20的电特性的变动而具有稳定的电特性的同时提高体装置的俯视时的占有面积并实现该半导体装置[0070]根据本发明的一个方式，可以提供一种能够实现微型化或高集成化的半导体装下面参照图3至图13说明上述实施方式所示的半导体装置的具体结构的一个例上的导电体260(导电体260a及导电体260b)、接触于氧化物230b的顶面的一部分的导电体物230c1和氧化物230c2一并称为缘体274的氧和氢中的一方或双方的透过性优选都比[0082]通过采用上述结构，可以使用绝缘体274及氧化物230c使绝缘体280与导电体260在绝缘体280中的氧直接扩散到导电体242a及导电230c。另外，氧化物230c也可以具有氧化物230c1与接触于氧化物230c1的顶面的氧化物配置在导电体260a上的导电体260b。[0088]由于将氧化物半导体用于沟道形成区域的晶体管200在非导通状态下的泄漏电流[0091]另外，在包含在以与氧化物230上接触的方式设置并被用作源电极或漏电极的导功能的情况下，可能在氧化物230和导电体242之间或氧化物230的表面附近部分地形成低[0094]如图4A所示，在本发明的一个方式的晶体管200中，绝缘体274的底面与氧化物体280所包含的氧被导电体242a及导[0095]在此，图4B示出图3C所示的晶体管200的一部分的区域的放大图。图4B是晶体管化物230b和导电体260不重叠的区域中的导电体260的底面的高度和氧化物230b的底面的区域的氧化物230b的侧面及顶面的结构，该结构容易使导电体260的电场作用于沟道形成例如，导电体205的顶面的平均表面粗糙度(Ra)为1nm以下，优选为0.5nm以下，更优示，导电体205优选延伸到与沟道宽度方向交叉的氧化物230中的区域234的端部的外侧的[0103]通过具有上述结构，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕区域234中的沟道形成区体216的顶面的高度可以大致相同。虽然在晶体管200中层叠有导电体205的第一导电体与(不容易使上述杂是指抑制上述杂质和上述氧中的任一个或全[0107]当作为导电体205的第一导电体使用具有抑制氧的扩散的功能的导电体时，可以抑制导电体205被氧化而导致导电率的下降。作为具有抑制氧的扩散的功能的导电体，例22等222具有抑制氧或杂质的扩散的功能，可以减少氧化物230所具有的氧能够扩散到绝缘体[0118]绝缘体222使用作为绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体即氧化物230释放或氢等杂质从晶体管200的周围部进入氧化物23[0122]氧化物230包括氧化物230a、氧化物230a上的氧化物230b及氧化物230b上的氧化成在氧化物230c的上方的结构物扩散到氧化[0124]另外，氧化物230优选具有各金属原子的原子个数比互不相同的氧化物的叠层结物230a的金属氧化物中，相对于In的元素M的原子个数比优选大于用于氧化物230b的金属对于元素M的In的原子个数比优选大于用于氧化物230a的金属氧化物中的相对于元素M的化物中，通过使构成元素中的In的原子个数比小于用于氧化物230c1的金属氧化物的构成导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物230a与氧化物230b的界面以及氧化物230b与氧化物230c的界面的混合层的缺[0132]在此，参照图5及图6说明对根据本实施方式的晶体管200进行加热处理时的包含氧化物230b中的氧在氧化物230b中反复地填充氧空位的同时扩散在氧化物230供应到氧化物230c1中的氧290在氧化物230c中反复地填充氧空位的同时扩散在氧化物230c1包括c轴230c1X沿大致垂直于氧化物230b的顶面的方向取向的区域、c轴230c1X沿大致垂直于导电体242a、绝缘体254及绝缘体280的侧面的方向取向的区域以及c轴230c1X以a_b面方向延伸的结晶层230c2P及垂直于a_b面方向的c轴230c2X示，从绝缘体280供应到氧化物230c1及氧化物230c2中的氧290优先地扩散到氧化物230c1[0137]如上所述，本实施方式所示的晶体管200即使完成后进行加热处理也通过从绝缘层中也可以在抑制晶体管200的电特性的变动而具有稳定的电特性的同时提高晶体管200[0139]在氧化物230b上设置被用作源电极及漏电极的导电体242(导电体242a及导电体含在绝缘体280中的氧被导电体242a及导电体2防止绝缘体280所包含的氧被导电体242a及[0144]绝缘体254优选通过溅射法形成。通过在包含氧的气氛下使用溅射法形成绝缘体[0147]绝缘体250被用作栅极绝缘体。绝缘体250优选与氧化物230c的顶面接触地配为绝缘体250以与氧化物230c的顶面接触的方式设置通过加热释放氧的绝缘体，可以高效体250扩散到导电体260中的氧被抑制。换言之，可以抑制供应到氧化物230中的氧量的减硅等用于绝缘体250的情况下，作为该金属氧化物优选使用作为相对介电常数高的high_k氮分子(N22等[0158]绝缘体274优选与绝缘体210等同样地被用作抑制水或氢等杂质从上方混入到绝如图3B及图3C所示，绝缘体274优选接触于导电体260的顶面、绝缘体250的顶面、氧化物电体240a及导电体240b。导电体240a及导电体240b以中间夹着导电体260的方式设置。另式设置有绝缘体241a，以与其侧面接触的方式形成有导电体240a的第一导电体。导电体可以防止水或氢等杂质从绝缘体281的上方的层通过导电体240a及导电体240b进入氧化物防止绝缘体280所包含的氧被导电体240a电体优选采用组合包含上述金属元素的材料和包含氧的导电材料的叠层结构。在此情况[0184]注意，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metal为非单晶氧化物半导体例如有CAAC_OS(c_axisalignedcrystallineoxidelikeOS(amorphous_likeoxidesemiconduct为沟道形成区域使用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。[0191]非专利文献1及非专利文献2中报告了2009年发现了具有CAAC结构的In_Ga_Zn氧[0193]非专利文献4及非专利文献5示出分别对上述CAAC_IGZO、nc_IGZO及结晶性低的全的非晶结构(completelyamorphousstructure)的存在。再者，公开了与结晶性低的为晶体管的半导体优选使用CAAC_IGZO薄膜或nc_[0194]非专利文献6公开了使用金属氧化物的晶体管在非导通状态下的泄漏电流极低，公开了一种应用了使用金属氧化物的晶体管的泄漏电流低这一特性的低功耗CPU等(参照[0196]CAAC结构及nc结构的发现有助于使用CAAC结构或具有nc结构的金属氧化物的晶用上述晶体管的泄漏电流低这一特性将该晶体管应用于显示接着，参照图5至图12说明图1所示的包括根据本发明的晶体管200的半导体装置中的点划线A1_A2的部分的截面图，该截面图相当于晶体管200的沟道长度方向上的截面法、化学气相沉积(CVD：ChemicalVaporDeposition)法、分子束外延(MBE：MolecularAtomicLayerDeposition)法等[0199]注意，CVD法可以分为利用等离子体的等离子体CVD(PECVD：PlasmaEnhancedCVD法可以根据使用的源气体分为金属CVD(MCVD：MetalCVD)法及有机金属CVD(MOCVD：刻以形成开口时用作蚀刻停止的绝缘体。例如，当作为形成开口的绝缘体216使用氧化硅时，可以在成为绝缘体216的绝缘膜上形成成为硬掩模材料的绝缘膜或导电膜且在其上形[0209]作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(CCP：置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(ICP：InductivelyCoupledPlasma)蚀第一导电体的导电膜以及成为导电体205的第二导电体的导电膜的一部分进行抛光而去着，也可以以覆盖导电体205的方式设置成为绝缘体216的绝缘膜并使用CMP处理直到导电体216的顶面的平坦性，从而可以提高在后工序中构成氧化物230a、氧化物230b及氧化物时，可以抑制晶体管200的周围的结构体所包含的氢及水通过绝缘体222扩散到晶体管200[0224]接着，在绝缘体224上依次形成成为氧化物230a的氧化膜及成为氧化物230b的氧[0225]成为氧化物230a的氧化膜及成为氧化物230b的氧化膜可以利用溅射法、CVD法、供应给绝缘体224。因此，成为氧化物230a的氧化膜的溅射气体所包含的氧的比率可以为含的氧的比率设定为1％以上且30％以下、优选为5％以上且20％以下的情况下进行成膜况下，通过在包含在溅射气体中的氧的比率为超过30％且100％以下，优选为70％以上且以根据氧化物230所需的特性适当地选择成膜条件及原子个数地在氧气氛下以400℃的温度进行1小时[0233]接着，将成为氧化物230a的氧化膜、成为氧化物230b的氧化膜及成为导电体层[0234]在此，氧化物230a、氧化物230b和导电体层242A的至少一部分都与导电体205重230b及导电体层242A与绝缘体222的顶面所形成的角度较小的结构。在此情况下，氧化物曲面具有3nm以上且10nm以下，优选为5nm以上且6nm以下的曲率半径。当端部不具有角部[0240]接着，对成为绝缘体280的绝缘膜进行CMP处理来形成顶面平坦的绝缘体280A(参刻法对绝缘膜254A的一部分进行加工，并通过干蚀刻法对导电体层242A的一部分进行加以根据氧化膜230C1所需的特性利用与成为氧化物230a的氧化膜或成为氧化物230b的氧化化膜230C2可以根据氧化膜230C2所需的特性利用与成为氧化物230a的氧化膜或成为氧化[0260]接着，形成成为导电体240a及导电体240b的导电膜。成为导电体240a及导电体电体240a及导电体240b(参照图1)。注意，有时由于该CMP处理而绝缘体281的一部分被去[0264]根据本发明的一个方式，可以提供一种能够实现微型化或高集成化的半导体装括根据本发明的一个方式的晶体管200的半导体装置的一面图相当于晶体管200的沟道长度方向上的截面图。此外，图13C是沿着图13A中的点划线[0268]图13所示的晶体管200与图3所示的晶体管200的不同之处在于：没设置导电体锶和镧等金属元素中的一个或多个。氧化物230中形成即使经过高温工艺也不容易高电阻化的导电体240连接于区域243而不设置由金属形成[0274]此外，通过对区域243添加形成氧空位的元素并进行加热处理，有时包含在区域图14示出使用作为本发明的一个方式的电容器的半导体装置(存储装置)的一个[0278]晶体管200是其沟道形成在包含氧化物半导体的半导体层中的晶体管。因为晶体[0279]在图14所示的半导体装置中，布线1001_1及布线1001_2与晶体管300的源极电连[0280]布线1003_1与晶体管200_1的源极和漏极中的一方电连接，布线1004_1与晶体管[0281]布线1003_2与晶体管200_2的源极和漏极中的一方电连接，布线1004_2与晶体管[0282]图14所示的存储装置具有通过晶体管200的开关能够保持电容器100的一个电极在同一层中形成的晶体管300由被用作元件分离绝缘层的绝缘体312电分离。作为绝缘体312可以使用与后面说明的绝缘体326等相同的绝缘体。晶体管300可以是p沟道型或n沟道[0288]在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材出对半导体衬底的一部分进行加工来形成凸部的情况，但是也可以对SOI衬底进行加工来电容器100设置在晶体管200的上方。电容器100包括用作第一电极的导电体110、成与具有阻挡性的导电体以及导电性高的导电体[0301]例如，绝缘体130优选使用氧氮化硅等介电强度高的材料和高介电常数(high_k)可以使用以包含磷等杂质元素的多晶硅为代表的导电率高的半导体以及镍硅化物等硅化[0314]例如，在图14中，优选在具有过剩氧的绝缘体224和导电体246之间设置绝缘体也可以采用电容器100设置在晶体管200的下方的结构。如此，通过以晶体管200与电容器100重叠的方式配置，可以减少晶体管和电容器的俯视时的占有面积而使半导体装置更高体管200a及电容器100a与晶体管200b及电容器100b具有与图15A所示的晶体管200及电容装置)进行说明。OS存储装置是至少包括电容器和控制该电容器的充放电的OS晶体管的存[0326]存储装置1400对应于图14所示的存储装置。行电路1420及列电路1430对应于层路具有对布线进行预充电的功能。读出放大器具有放大从存储单元读出的数据信号的功内容。被放大的数据信号作为数据信号RDATA通过输出电路1440输出到存储装置1400的外[0328]对存储装置1400从外部供应作为电源电压的低电源电压(VSS)、外围电路1411用用1OS晶体管1电容器型存储单元的DRAM称为DOSRAM(DynamicOxideSemiconductor[0334]晶体管M1的第一端子与电容器CA的第一端子连接，晶体管M1的第二端子与布线器100_2，布线BIL对应于布线1003_2，布线WOL对应于布线1004_2，布线BGL对应于布线存储装置1400的行电路1420及列电路1430中元MC也可以采用如图17B所示的存储单元1472那样的晶体管M1的背栅极不与布线BGL连接，图17D至图17H示出2晶体管1电容器的增益单元型存储单元的电路结构例子。图益单元型存储单元的存储装置称为NOSRAM(NonvolatileOxideSe[0341]晶体管M2的第一端子与电容器CB的第一端子连接，晶体管M2的第二端子与布线优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M2的背栅极施加电位的布存储单元MC也可以采用如图17E所示的存储单元1475那样的晶体管M2的背栅极不与布线例如，存储单元MC也可以具有如图17G所示的存储单元1477那样的将布线WBL和布线RBL组[0346]此外，晶体管M3也可以是在沟道形成区域中包含硅的晶体管(以下有时称为Si晶[0355]在芯片1200上设置有凸块(未图示)，该凸块如图18B所示那样与印刷线路板[0358]此外，因为在同一芯片上设置有CPU1211和GPU1212，所以可以缩短CPU1211和GPU1212之间的布线，并可以以高速进行从CPU1211到GPU1212的数据传送、CPU1211及GPU1212所具有的存储器之间的数据传送以及GPU1212中的运算结束之后的从GPU1212到[0359]模拟运算部1213具有模拟/数字(A/D)转换电路和数字/模拟(D/A)转换电路中的[0360]存储控制器1214具有用作DRAM1221的控制器的电路及用作闪存1222的接口的电通用串行总线(USB：UniversalSerialBus)、高清晰度多媒体接口(HDMI：High_[0365]GPU模块1204因具有使用SoC技术的芯片1200而可以减少其尺寸。此外，GPU模块存储器芯片1114及控制器芯片1115。通过在衬底1113的背面一侧也设置存储器芯片1114，[0370]图19D是SSD的外观示意图，图19E是SSD的内部结构的示意图。SSD1150包括外壳根据本发明的一个方式的GPU或芯片可以安装在各种各样的电子设备。作为电子图20A示出信息终端之一的移动电话机(智能手机)。信息终端5500包括外壳5510[0383]通过将本发明的一个方式的GPU或芯片应用于平板信息终端5000，可以实现低功持平板信息终端5000的状態下也可以以有线或图20D示出游戏机的一个例子的固定式游戏机5100。固定式游戏机5100包括游戏[0390]通过将本发明的一个方式的GPU或芯片应用于固定式游戏机5100，可以实现低功[0392]通过将本发明的一个方式的GPU或芯片应用于便携式游戏机5200，可以实现低功图21A示出电器产品的一个例子的电冷藏冷冻箱5800。电冷藏冷冻箱5800包括外本发明的一个方式的GPU或芯片可以应用于作为移动体的汽车及汽车的驾驶席周[0403]通过将由设置在汽车5700的摄像装置(未图示)拍摄的影像显示在显示面板5704[0404]因为可以将本发明的一个方式的GPU或芯片用作人工智能的构成要素，例如可以[0405]虽然在上述例子中作为移动体的一个例子说明了汽车，但是移动体不局限于汽[0408]虽然在图21C中示出UHF(UltraHighFrequency：超高频率)[0409]电波5675A及电波5675B为地面广播电视信号，电波塔5670放大所接收的电波人工智能的广播电视系统。当从广播电视台5680向每个家庭的TV5600发送广播电视数据[0411]上述利用人工智能的广播电视系统适合用于广播电视数据量增大的超高清晰度[0422]通过将本发明的一个方式的计算机用于图22A所示的并行计算机5400的计算机[0425]在本实施例中，制造将具有与上述实施方式所示的晶体管200同样的结构的晶体导电体205、配置在绝缘体216及导电体205上的绝缘体222、配置在绝缘体222上的绝缘体在绝缘体250上的导电体260a及导电体260b以及配置在绝缘体280、氧化物230c1、氧化物[0430]作为氧化物230b使用通过DC溅射法形成的厚度为20nm的In_G射法形成的厚度为5nm的氧化铝与其上的通过ALD法形成的厚度为3nm的氧[0433]作为氧化物230c1使用通过DC溅射法形成的厚度为5nm的In_G[0434]作为氧化物230c2使用通过DC溅射法形成的厚度为5nm的In_G[0435]作为绝缘体250使用厚度为10nm的氧氮化硅。另外，作为导电体260a使用厚度为[0437]具有上述结构的样品1中的晶体管200_1及晶体管200_2以沟道长度成为360nm且[0438]注意，晶体管200_2制造在晶体管200_1上，所以晶体管200_1被施加制造晶体管