CN119447101A 制造半导体器件的方法和半导体结构 （台湾积体电路制造股份有限公司）

互连结构包括设置在第一介电层中的图案化的第一金属层，器件层具有与第一侧相对的第二层互连结构的第一部分下方形成第二多层互连包括设置在第三介电层中的图案化的第三金属2在器件层的第一侧上方形成第一多层互连结构，其中，所在所述器件层的所述第二侧下方形成第二多层互连结构的第一部在所述第二多层互连结构的所述第一部分下方形成所述第二多层互连结构的第二部在形成所述第二多层互连结构的所述第一部分之前，将载体附接至所述半导体器件，在形成所述第一多层互连结构的同时形成互连结构的述第一介电层的所述区域中并且延伸穿过所述第一介电层的所在形成所述第二多层互连结构的所述第一部分的同时形沟槽形成在所述第二介电层的所述区域中并且延伸穿形成沟槽，所述沟槽延伸穿过由所述保护环的所述前部环绕的所述第一并且穿过由所述保护环的所述背部环绕的所述第二介3在所述第二介电层中形成一个或多个金属层，其中，所将第二工件接合到所述第一工件，其中，所述贯通4片面积的互连器件数量)普遍增加，而部件尺寸[0003]已经开发出先进的IC封装技术以进一步降低并入许多电子器件中的IC的密度和/种用于电连接和/或物理连接堆叠的IC的技术。尽管现有的贯通孔通常足以满足其预期目槽延伸穿过由保护环的前部环绕的第一介电层的部分并且穿过由保护环的背部环绕的第个或多个金属层位于贯通孔下方并且与贯通孔电连接；以及将第二工件接合到第一工件，5[0008]图1是根据本公开的各个方面的具有前侧互连结构和背侧互连结构以及贯通孔的[0010]图3示出了根据本公开的各个方面的可以在图1的半导体结构中实施的部分或整对应的保护环的各个制造阶段的部分或整体工件的局另一半导体结构的图1的半导体结构的部分或整体的半导体布置的局部示意性截面图的各[0014]以下公开内容提供了许多用于实施所提供主题的不同部件的不同的实施例或实直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不对描述符可以同样地作相应地解释。6及中段制程(MEOL)工艺形成源极/漏极接触插塞和栅极接触插塞之盖从衬底的前侧和衬底的背侧提供直接供电和/或信号布线或反之亦然的通孔结过由保护环限定的区域中的BEOL结构的介电层并穿过器件层以形成TSV沟槽，以及用导电源和接地面的金属线)也在晶体管之上并且可以是互连结构的部分。随着集成电路持续按部件和背侧部件与以前侧互连结构和背侧互连结构作为组成部分的器件的半导体制造兼[0022]图1是根据本公开的各个方面的部分或整体的具有改进的TSV设计的半导体结构7是根据本公开的各个方面的包括图1的半导体结构100的部分或整体的堆叠IC的各种半导2B是图1的半导体结构100的区域II的放大图，图1的半导体结构100的区域II包括TSV和背[0024]在图1中，半导体结构100包括其中形成器件的器件区域100a以及其中形成TSV和接合层124接合至FMLI结构110的载体晶圆(例如硅晶半导体鳍的沟道上并包裹半导体鳍的沟道(即，非平面晶体管是鳍式场效应晶体管道，该沟道形成在悬置于半导体衬底上方的半导体层中，并且在相应的源极/漏极之间延[0026]器件层102可以包括各种无源微电子器件和有源微电子器件，诸如电阻器、电容8和/或逻辑单元包括晶体管和互连结构，它们组合以分别提供存储器件/功能和逻辑器件/[0027]图2A是图1的半导体结构100的区域I的放大图，区域I包括形成在器件层102中的间的相应栅极结构208(其可以包括沿着栅极堆叠件(例如，设置在栅极电介质上方的栅电极)设置的栅极间隔件)，在沟道在半导体衬底202中的相应源极/漏极部件212之间延伸的通孔236形成FMLI结构110的通孔零互连层(V0层级)。在器件层102的背侧上，背侧介电层侧源极/漏极接触件242将源极/漏极接触件234的背侧电连接且物理连接到背侧多层互连(BMLI)结构112的背侧金属零互连层(BM0层级)中的金属线244。源极/漏极部件212的前侧和背侧可以各自具有与源极/漏极接触件234和背侧源极/漏极接触件242物理接触的硅化种器件和/或组件(诸如图2A中描绘的晶体管Tl和T2)。在TSV区域100b中，FMLI结构110和[0030]在所描绘的实施例中，FMLI结构110包括通孔零互连层(V0层级)、金属零互连层9接触通孔将源极/漏极接触件连接到M0金属线。V1层级包括设置在介电结构115中的V1通孔，其中V1通孔将M0金属线连接到M1金属线。M1层级包括设置在介电结构115中的M1金属M2层级包括设置在介电结构115中的M2金属线。V3层级包括设置在介电结构115中的V3通BMy层级中的每个称为金属层级。可以将形成在BM0层级处的金属线称为BM0金属线。类似结构112的每个层级包括设置在一个或多个介电层(例如[0036]在所描绘的实施例中，BMLI结构112还包括设置在BMy金属线下方并且与BMy金属性的低k介电材料包括氟硅酸盐玻璃(FSG)、碳掺杂的氧化物、BlackDiamond8(加利福尼护环150被配置为使TSV132与器件区域100a中的器件部件(包括FMLI结构110、BMLI结构的背侧部件由TSV区域100b中的BMLI结构112的第一部分形成。保护环150的背侧部件的每保护环150的前侧部件的底层(例如，M0层级中的金属线240和V0层级中的接触通孔236)和[0047]现在参考图3，图3提供了以各种配置I_VII的保护环150和对应的TSV13着两个环的相对边缘分布的导电抽头(conductivetap应力可能会不期望地集中在TSV132上，这会恶连接和/或电连接到器件层102，诸如连接到有源区域中的源极/漏极部件和/或STI区域中的电源通孔。保护环150是具有限定介电结构115的介电区域210的内部尺寸的导电环(例阻挡层和导电插塞(例如，其中相应金属线116的艺以形成延伸穿过介电结构115以暴露下面的导电部件的互连开口。图案化工艺可以包括通孔开口(其对应于并限定通孔118)。第一光刻/步骤均被配置为相对于图案化掩模层选择性地去除介电结构115。第一蚀刻步骤和第二蚀[0055]在执行图案化工艺之后，双镶嵌工艺可以包括执行第一沉积工艺以在介电结构115上方形成部分填充互连开口的阻挡材料，以及执行第二沉积工艺以在阻挡材料上方形料和主体导电材料设置在互连开口中以及介电结构115的顶表面上方。第一沉积工艺和第化工艺以从介电结构115的顶表面上方去除多余的主体导电材料和阻挡材料，从而产生FMLI结构110的互连层之一和保护环150的对应互连结构的图案化通孔层(例如，通孔118)和图案化金属层(例如，金属线116)。CMP工艺平116的顶表面。阻挡材料和主体导电材料可以不间断地填充互连开口的沟槽开口和通孔开口，以使得金属线116和通孔118的阻挡层和导电插塞可以各自从金属线116连续不间断地些实施例中，对于给定层级互连层，给定层级互连层处的保护环150的互连结构的金属线和通孔118分别通过与给定层级互连层的金属线116和通孔118不同的工艺形成。在一些实或通孔118分别与给定层级互连层处金属线116和/或通孔118是通过相同的单镶嵌工艺形金属线116和/或通孔118分别与给定层级互连层处金属线116和/或通孔118是通过不同的150的互连结构的金属线116和/或通孔118与给定层级互连层处金属线116和/或通孔118是的保护环150的互连结构的金属线116和/或通孔118分别与给定层级互连层处金属线116从工件200的背侧接近工件200以进行进一步处理。可以通过任何合适的附接工艺将载体半导体衬底202的背侧以进一步减薄半导体衬背侧部件可以物理连接和/或电连接到器件层102，诸如连接到有源区域中的源极/漏极部方的导电插塞。在一些实施例中，通过在工件200上方沉积部分地填充沟槽220的衬垫(例在添加到介电结构115'的介电层中。可以将BMLI结构112的第二部分的新添加的介电层认触BMy_1金属线。本公开设想了TSV132物理接触BMLI结构112的其他金属化层中的金属线[0064]在图11中，制造继续在接触件128上方形成ILD层133并在ILD层133中形成一个或电部件包括用于水平布线的各种金属线和用于垂直布线的通孔。接触层137还可以包括布[0065]可以将半导体结构100附接(接合)到另一半导体结构以形成IC封装件或IC封装件180的前侧处的接触层137中的接触件143。半体结构100和半导体结构180可以通过电介质[0066]在一些实施例中，半导体结构100和半导体结构180是包括至少一个功能IC的芯SoC是其上制造有诸如计算机系统的整个系统的单个芯片。在一些实施例中，半导体结构电连接到受控塌陷芯片连接(C4接合)(例分布层192将半导体结构100的背侧处的接触件扇出。图16所示的封装件也称为集成扇出(InFO)封装件。参照图17，半导体结构180包括相应的FMLI结构110’和相应的BMLI结构层190将半导体结构180的背侧处的接触件扇出，并将半导体结构180的背侧互连至半导体来自附接到该半导体结构的另一半导体结构的功层中的图案化的第三金属层，并且图案化的第三金属层的一个或多个与导电结构电连接。的区域的第一环，并且沟槽形成在第一介电层的区域中并且延伸穿过第一介电层的区域。的第一堆叠件和互连结构的第二堆叠件通过形成在器件层中的一个或多个源极/漏极部件穿过由保护环的前部环绕的第一介电层的部分并且穿过由保护环的背部环绕的第二介电[0073]前面概述了若干实施例的特征，使得本领域人员可以更好地理解本公开的方所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该