【《可选频率倍乘的时钟缓冲器的版图实现分析案例》3800字】

II可选频率倍乘的时钟缓冲器的版图实现分析案例目录TOC\o"1-3"\h\u21231可选频率倍乘的时钟缓冲器的版图实现分析案例 1309951.1模拟版图设计流程 1246861.2可选频率倍乘的时钟缓冲器版图设计 2323131.3版图设计精度匹配 5178431.4天线效应 6305631.5闩锁效应 7189191.6版图DRC验证 7235071.7版图LVS验证 8集成电路的版图设计是设计者将设计完成可以完好实现电路功能并得出正确仿真结果的电路转化为一系列几何图形的操作，设计的过程会包含一系列的物理信息，包括集成电路尺寸大小、设计规则以及各层拓扑定义等。模拟版图设计对设计规则的要求很严格，不同的集成电路制造厂家会有不同的设计规则，每个厂家都会有可以突出自己工艺特点的工艺设计规则[18]。因为每个厂家要求的工艺不一样，所以设计者应严格按照规则进行设计。本文所涉及版图设计的工具为Cadence公司下的Virtuoso软件，不同的设计规则对应不同的工艺。是在物理层表面正确描述Schmatic的过程。将所设计的MOS电路从描述功能的电路图引导到能够描述物理层次的版图，最终基于该版图批量生产芯片。在这个物理描述的过程中，需要非常严格地遵循一系列的限制和约束，如工艺、制造工艺、设计规则、设计流程、模拟仿真等。本章，使用模块化的设计理念对各个模块进行单独设计，通过最上层的金属层将各个模块连接起来，完成整体的布局。在版图设计过程中，设计者应不断地进行检查，减少错误的积累，为版图的修改减少麻烦。在这一章中，首先说明集成电路绘图中出现的问题点，然后描绘上一章中设计的可选频率倍乘的时钟缓冲器电路的版图，最后对集成电路的测试DRC验证和LVS验证进行说明[19]。1.1模拟版图设计流程版图设计要依据已有电路原理图，按照生产厂家的设计规则（DesignRules），同时要考虑到电路性能和版图布局规划以及版图的最终面积，这全是版图工程师需要考虑到和避免出现的问题。版图具体的设计步骤如下：（1）校正数据：对电路原理图上的各器件所用的各项数据进行检查，保证数据精准有效，按照初步分类排放，便于项目顺利进行下一步；（2）布局规则：对各个模块进行大致布局规划，初步预估版图大致所需面积、各个模块的相对位置、端口摆放位置、电源线规划、时钟信号线等；（3）布线规则：从低层到高层，尽量只使用横放金属线或竖放金属线，使金属线拐角为九十度，完成整个排版布局；（4）版图验证：由验证工具的协助，进行各种验证。确保版图绘制满足DesignRules的DRC验证、确保版图与Schmatic一致的LVS验证。校正数据校正数据布局规则布线规则版图验证图1.1版图设计流程图1.2可选频率倍乘的时钟缓冲器版图设计图1.2运算放大器版图本文设计的可选频率倍乘时钟缓冲器电路，采用的工艺是基于TSMC（台积电）的180nmCMOS

3.3V

LOGIC

DESIGN

RULES，使用Cadence公司的Virtuoso软件进行电路设计并导出GDS网表文件，要严格依照版图设计规则进行合理的布局布线，版图完成后用Calibre软件对其进行DRC验证以及LVS验证[20]。

构成可选频率倍乘的时钟缓冲器的最终版图的各模块版图如下，运算放大器的电路版图如图1.2所示，传输门电路版图如图1.3所示，反相器版图设计如图1.4。运算放大器版图中的电流镜电路采用轴对称匹配，减少各模块间的干扰。VDD线使用最高层金属走线。在用金属走线时，为避免产生大量寄生电容影响电路，高层金属需要尽量与下层金属垂直走向。图1.2运算放大器版图图1.2所示是可选频率倍乘的时钟缓冲器电路版图中的运算放大器模块的版图，版图部分由电流镜、差分对、射极跟随器、耦合电路组成。PMOS和NMOS可以通过源漏对称摆放节省空间，电流镜采取对称匹配法，上下或左右对称都可，一般采用左右匹配，使版图看起来更为整洁美观。最后在外围加衬底。图1.3所示为可选频率倍乘的时钟缓冲器电路版图中的传输门模块版图。传输门由两个相对的PMOS、NMOS管组成。PMOS背栅接VDD，NMOS背栅接GND。图1.图1.3传输门版图图1.4所示为可选频率倍乘的时钟缓冲器电路版图中的反相器模块版图。由一对PMOS、NMOS组成。图图1.4反相器版图图1.5为所设计可选频率倍乘的时钟缓冲器电路原理图所对应的总体版图。四个集成运算放大器上下左右对称摆放，四个电阻紧凑摆放，传输门，反相器有共同源漏区。所有模块摆放外观总体为矩形，减小了总体版图的面积，是总体布局更加美观、紧凑。此版图没有添加dummy。图图1.5可选频率倍乘的时钟缓冲器完整版图1.3版图设计精度匹配对于模拟电路版图设计来说，设计者而需要将被匹配的器件置于相同的环境中，使其尽量以相同的方式以相同的原因被影响从而使其性能达到变化基本一致，这种操作称之为匹配（match）[21]。所以对于电路原理图中电流成比例的MOS管来说，晶体管在版图中的方向要一致以保证与电路原理图中电流方向的一致。对于模拟电路的版图设计来说，好的匹配十分重要。匹配时需要注意几点：避免被周围器件、高频线干扰，匹配的器件之间的间距需要尽量减小，保持匹配器件横向、纵向、中心基本一致，尽量对称。达到这四点，就可以完成匹配度比较高的版图设计了。如果器件匹配度不是很高，可以采取轴对称匹配，即把所选把器件在一条直线上左右或上下对称放置。或者可以采用共心匹配，即把所选器件围绕同一个中心点放置。如果版图所需，设计者想要使版图结构更加美观，更加合理，使版图面积做到最优，可以添加相应的dummy器件。某些匹配度要求较高的晶体管在设计中一般采取交叉对称的结构。MOS管的闩锁效应主要受栅面积、沟道长度调制、栅氧化层厚度以及方向四方面的影响。对于主单元电路来说，不仅差分对管的位置要对称，而且连线的长短都要对称，连线能合为一条的地方尽量合为一条。1.4天线效应天线效应是指在生产芯片的过程中，进行离子注入时，会存在部分金属线或poly等导体暴露在外面，在进行第一层金属刻蚀时，MOS管中如果栅极尺寸较小，会与面积较大的第一层金属接在一起，这片金属会吸引带电性的离子，使得大量电荷不断积累在金属线或poly上，此时MOS管栅极的电位会增大，随着栅极电位增大栅极会发生击穿，当电位足够高时，薄栅氧化层也会发生击穿，直接使MOS管损坏使电路失效，这种现象称为天线效应。在现在的CMOS工艺中，栅极尺寸变小，金属层数变多，越来越容易出现天线效应。在目前的工艺中还无法彻底消除这种影响。想要避免天线效应，需要尽量避免使用poly或金属在版图中走长线。若必须需要走长线的话，可以通过via孔向上层金属跳线再回到当前层即利用跳线的方式来取代长导线。跳线法分为向上、向下跳线法，一般向上跳线法在版图设计中使用较多。当版图中出现存在因天线效应或者别的原因而断开的金属层时，跳线法可以解决，就是通过在金属层上打孔，使断开的金属层相连，最终回到所在层。因为版图为从下层到上层的设计，下层的空间相对来说比较紧张，容易占用下层金属布线，所以，向下跳线法一般作为向上跳线法的辅助，所以一般很少使用向下跳线法。向上跳线法增加了通孔数量的，为了防止通孔的高电阻使芯片功能受到影响，所以要控制布线的层次和通孔的数量。无法使用跳线法时，可以添加栅前二极管，通过添加这些器件形成电荷泄放回路。添加过栅前二极管的器件的栅氧就不会被积累的电荷构成威胁，有效避免栅氧化层的击穿，有利的避免了天线效应。注意的是二极管的连接状态为反偏，并不改变电路功能。当电荷少量积累时，电路正常工作，二极管处于截止状态；当电荷累积到一定程度时，会产生静电高压，栅前二极管处于导通状态泄放积累的电荷，以避免MOS管栅极被击穿。在实际设计中，需要考虑到性能和面积及其它因素，常采用几种方法结合使用。1.5闩锁效应闩锁效应（Latch-up）会导致电路直接无法工作或烧毁，影响芯片的功能，是一种普遍存在于CMOS集成电路的设计中的现象。所以在版图设计当中必须注意，在封装测试中也有用来检测闩锁效应的环节。最易出现闩锁效应的情况就是当电源和地发生瞬态脉冲时。瞬态电源中断时，会导致电源电位低于引脚电位，或者出现地的电位高于引脚电位的情况，从而产生闩锁效应。添加保护环的方法以有效避免闩锁效应，即将电路中连接到电源和地的MOS管用保护环围起来。闩锁的实质是两个寄生三极管（P-N-P-N）的互相连接，寄生三极管的基极（base）与集电极（collector）两两互连。当保护环较宽时会起到保护作用，同时选用较低的电阻和深扩散材料。图图1.6闩锁效应寄生三极管产生正反馈等效电路图1.6版图DRC验证DRC验证是验证版图的第一步，模拟电路版图设计中DRC验证主要保证版图绘制满足设计规则。因为设计者的不谨慎，在版图设计中往往会出现某些原因使本次版图设计产生一些违反设计规则的错误，例如金属间间距过窄、poly间距过窄、被栅孔不够等错误，这些错误都需要DRC验证符合的设计规则。设计者要养成每修改一次版图，都要进行一次DRC验证，避免修改后出现新的错误。DRC验证步骤：打开菜单栏中的Calibre选项，点击Rundrc，在Rules的RunRulesFile一栏，选择以.drc为后缀的文件，在DrcRunDirectory一栏选择相应运行文件进行验证，在此操作之前的文件夹需要自己创建，以保证所有验证文件都存放于相同文件夹中，并且方便查看错误以进行反复修改。验证通过页面显示0Results，并且显示绿色对勾。图1.7为DRC验证通过截图。图图1.7DRC验证通过截图1.7版图LVS验证LVS验证是版图验证中必不可少的一步，以CDL网表和GDS文件为媒介，导出CDL网表后再导出的相应的GDS文件，最终可以得出验证是否通过的结论。LVS验证通过即说明版图的连接关系与原理图中实际电路图一致、器件的参数和类型正确，可以进行下一步