CN119473934A 一种多核系统的缓存一致性验证方法及装置 （上海芯联芯智能科技有限公司）

一种多核系统的缓存一致性验证方法及装置本申请提供一种多核系统的缓存一致性验对应的多个激励并行发送至多核系统和参考单2构建测试用例对应的测试池，所述测试池中包括随机针对所述测试池对应的任一命令池，基于所述测试池中的任随机生成任一命令池中任一命令对应的激励，并将多个获取通过所述参考单元模拟执行所述多个激励得到的正确执行结基于所述测试用例中设定的命令池的第一数量，从所述至基于所述测试用例中设定的访存地址的第二数量，随机产生所述第二数量的访存地将所述测试用例中设定的所述测试标识和所述第二数量的访存地址存入所述测试池基于所述测试用例中设定的访存地址的第二数量和访存地址的约束足所述访存地址的约束条件的所述第二数量的基于所述测试标识和所述访存地址，按照所述测试用例中设定的访存模式的约束条按照命令池与所述多核系统中单核的对应关系，将所述命令池对应的激构建单元，用于构建测试用例对应的测试池，所述测3生成单元，用于针对所述测试池对应的任一命令池，基收发单元，用于随机生成任一命令池中任一命令对应确定单元，用于根据所述正确执行结果和所述待验证执行结果处理器，用于调用所述存储器中存储的程序指令，按照获得的程4[0002]多核系统中的缓存一致性问题是一个常见的挑战。当多个处理器核心共享缓存5命令池对应的激励发送至符合所述对应关系的单核试标识和所述第二数量的访存地址存入所述测6[0025]一种可能的实现方法中，所述方法应用于UVM验证平台；上述装置还包括运行单[0030]图1为本申请实施例提供的一种多核系统的缓存一致性验证方法的流程示意图，7及获取所述多核系统执行所述多个激励得到的待[0045]可选地，将多个命令池对应的多个激励通过自定义总线或标准总线和测试单元89从而将工作聚焦于对待测设计的深入理解与测试用例的精心设计。UVM提供了uvm_agent通常分为in_agent（或写作i_agt其中包含uvm_sequencer和uvm_driver，或者out_agent（或写作o_agt其中包含uvm_monitor。uvm_sequencer的功能是产生激励（sequencen_item然后sequencen_item交给uvm_driver，uvm_driver把它转换为端口来切换不同的功能验证。通信，这种通信模式更像是把一组数据打包在一起组合成一个事务（Transaction并且phase包括不消耗仿真时间的functionphase和消耗仿真时间的taskphase。function[0060]基于相同的技术构思，图3示例性地示出了本申请实施例提供的一种多核系统的缓存一致性验证系统300。所述缓存一致性验证系统300包括测试模块301，其中测试模块然，测试模块301还包括stimulusagent，referencemodel，monitor，sequencer，的8个待测核Core连接，则事务生成器302用于验证多核系统的8个待测核Core子系统的缓则事务生成器302用于验证多核系统的4个待测核Core子系统和4个I/O设可以分配给任意数量的stimulusagent，而任何stimulusagent可以包含任意数量的[0064]基于相同的技术构思，图4示例性地示出了本申请实施例提供的一种多核系统的中单核的对应关系，将所述命令池对应的激励发送至符合所述对应关系的单核中进行执用各种接口和线路连接计算机设备的各个部分，通过运行或执行存储在存储器502内的指[0075]存储器502作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程例如可以包括闪存、硬盘、多媒体卡、卡型存储器、随机访问存储器（RandomAccess施例中的存储器502还可以是电路或者其它任意能够实现存储功能的装置，用于存储程序[0080]这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特