CN119479729A 存储器设备及其操作方法 （爱思开海力士有限公司）

或根据在单个读取周期期间流过多个存储器单元当中的被选择的存储器单元的单元电流是否2存储器单元阵列，其包括多个存储器单元，所述多个存储器单读取电路，其耦合到所述多个导电线，以基于在单个读取周期期间流过有振荡水平的所述单元电流而生成具有第二数据值的所3.根据权利要求2所述的存储器设备，其中所述读取数据对应于所述被选择的存储器4.根据权利要求1所述的存储器设备，其中所述读取电路在所述单个读取周期期间执行N个感测操作以检测流过所述被选择的存储器单元的所述单元电流，其中N是大于1的整5.根据权利要求4所述的存储器设备，其中在所述单个读取周期期间对所述被选择的6.根据权利要求4所述的存储器设备，其中响应于针对所7.根据权利要求6所述的存储器设备，其中所述读取数据对应于所述被选择的存储器感测电路，其用于检测在所述单个读取周期期间流过所述确定电路，其用于根据所述感测电路的感测结果来确定存储在存储器单元阵列，其包括多个存储器单元，所述多个存储器单感测电路，其耦合到所述多个导电线，以在单个读取周期期确定电路，其耦合到所述感测电路以：响应于所述感测电路响应于所述感测电路的比较结果指示所述单元电流在所述单个读取周期期间具有振荡水311.根据权利要求10所述的存储器设备，其中根据具有所述振荡水平的所述单元电流12.根据权利要求10所述的存储器设备，其中所述感测电路在所述单个读取周期期间将参考电流设置为：比流过处于低电阻状态的存储器单元的单元电流分布低的水平；或比流过处于高于所述低电阻状态的高电阻状态的存储器单元的单执行M个比较操作以将流过存储器单元当中的被选择的存储器单元的单元电流与所述响应于比较结果指示所述单元电流具有振荡水平16.根据权利要求15所述的操作方法，其中所述读取数据响应于比较结果指示所述单17.根据权利要求16所述的操作方法，其中所述读取数据对应于所述被选择的存储器18.根据权利要求15所述的操作方法，其中在单个读取周期期间以预定的时间间隔执19.根据权利要求18所述的操作方法，其中根据具有所述振荡水平的所述单元电流的4[0002]本申请要求于2023年8月10日提交的韩国专利申请号10_2023_0104691的优先权储器(SRAM)设备的高速度。下一代存储器设备的示例可以包括相变随机存取存储器(PRAM)、纳米浮栅存储器(NFGM)、聚合物随机存取存储器(PoRAM)、磁性随机存取存储器[0005]所公开的技术的各种实施例涉及能够在从被选择的存储器单元读取数据时防止的高电阻状态的存储器单元的单元电流分布高的水平；执行M个比较操作以将流过存储器单元当中的被选择的存储器单元的单元电流与参考电流进行比较，其中M是大于1的整数；5个或多个元件。此外，还将理解，术语“包括(comprises,comprising,includes,[0020]存储器设备100可以包括存储器单元阵列110、字线选择电路120、位线选择电路[0021]存储器单元阵列110可以包括以2D或3D结构布置的多个存储器单元。多个存储器单元可以连接到在行方向上平行延伸的多个字线WLs和在列方向上平行延伸的多个位线[0022]字线选择电路120可以通过多个字线WLs连接到存储器单元阵列110。字线选择电路120可以基于行地址XADD来控制施加到多个字线WLs[0023]位线选择电路130可以通过多个位线BLs连接到存储器单元阵列110。位线选择电路130可以基于列地址YADD来控制施加到多个位线BLs[0024]读取电路140可以用于从包括在存储器单元阵列110中的多个存储器单元当中的6140可以通过位线选择电路130连接到多个位线BLs。读取电路140可以通过多个位线BLs当[0025]基于读取使能信号RD，读取电路140可以基于或根据在单个读取周期期间流过被读取电路140可以生成具有第二数据值的读取数据DT。读取数据DT可以对应于被选择的存且第二数据值可以对应于被选择的存储器单元的低接到第一字线WL1至第五字线WL5和第一位线BL1至第五位线BL5的存储器单储器单元MC可以被设置在第一字线WL1至第五字线WL5与第一位线BL1至第五位线BL5之间[0028]虽然在本实施例中作为一个示例描述了存储器单元阵列110具有如图2中所示的[0029]图3是图示图2中图示的存储器单元MC当中的存储器单元MC#、字线WL1至WL5当中间。存储器单元MC#可以包括串联连接在字线WL#与位线BL#之间的选择元件SE和可变电阻[0031]选择元件SE可以电连接在字线WL#与可变电阻元件VR之间。选择元件SE可以根据[0032]可变电阻元件VR可以电连接在位线BL#与选择元件SE之间。根据可变电阻元件VR[0035]参考电流生成电路141可以基于读取使能信号RD在单个读取周期期间生成参考电流IR可以具有流过被选择的存储器单元的单元电流IC的可能电流值中的一个电流值。例7[0036]感测电路143可以通过位线选择电路130连接到多个位线BLs。基于第一控制信号流IC的振荡周期来设置该时间间隔。感测电路143可以在单个读取周期期间对被选择的存路145可以在感测电路143的比较结果指示单元电流IC具有恒定水平时生成具有第一数据值的读取数据DT，并且在感测电路143的比较结果指示单元电流IC具有振荡水平时生成具电路145可以生成具有第二数据值的读取[0039]控制电路147可以基于读取使能信号RD和设置信息信号SI来生成第一控制信号[0042]感测电路141可以通过位线选择电路130连接到多个位线BLs。基于第一控制信号路143可以在感测电路141的分析结果指示单元电流IC具有恒定水平时生成具有第一数据值的读取数据DT，并且在感测电路141的分析结果指示单元电流IC具有振荡水平时生成具[0045]控制电路145可以基于读取使能信号RD来生成第一控制信号CTRL1和第二控制信8参考电流IR可以被设置为具有在第一分布与第二分布之元可以是连接在多个字线WLs当中的被选择的字线与多个位线BLs当中的被选择的位线之值可以是对应于高电阻状态的数据值，并且第二数据值可以是对应于低电阻状态的数据[0053]参考图7和图8，包括在存储器单元MC#中的选择元件SE的接通条件可以被表示为[0060]这里，“VHOLD”可以表示用于维持选择元件SE的接通状态的最小电压，并且9逐渐减小的水平的单元电流IC可以流过选择元[0062]以这种方式，选择元件SE可以重复地处于满足选择元件SE的接通条件的状态(例流过存储器单元MC#的单元电流IC可以具[0063]所公开的技术可以在一些实施例中实现以基于或根据在读取操作期间单元电流设备可以在从被选择的存储