CN119497366A 一种半导体器件及其制造方法、存储器系统 （长江存储科技有限责任公司）

本公开实施例提供一种半导体器件及其制2刻蚀所述第一半导体层，以形成半导体柱；在所述半导体柱远离所述第一半导体层的一端上形成远离所述半导体柱的一端在所述第一半导体层上的正投影面积大于所述接触插塞靠近所在所述第一晶体管上形成叠层结构；所述叠层结构包括交替堆叠的导电层和绝缘层；形成贯穿所述第二隔离层和所述源极层并暴露出所述通过所述第一子沟道孔，刻蚀形成贯穿所述第一隔离层3去除部分所述第二栅介质层和所述第二栅极提供第二半导体结构，所述第二半导体结构包括第二键合所述第一半导体结构和基板；其中，所述第二晶11.根据权利要求10所述的半导体器件的制造方法，其特征在于，所述制造方法还包提供第二半导体结构，所述第二半导体结构包括第二第一晶体管，所述第一晶体管的源极或者漏极4沿堆叠方向延伸的半导体柱，所述半导体柱沿延伸方向位于所述第一晶体管的半导体柱和所述电容的第二电极接触插塞和所述第二电极之间的接触面积大于所述接触插塞和所述半导体柱之间的接触5插塞远离所述半导体柱的一端在所述第一半导体层上的正投影面积大于所述接触插塞靠6[0025]形成贯穿所述第二隔离层和所述源极层并暴露出所述第一隔离层的第一子沟道7[0065]位于所述第一晶体管的半导体柱和所述电容的第二电极之间的所述接触插塞和所述第二电极之间的接触面积大于所述接触插塞和所述半导体柱之间的8可以有效地减小形成第一晶体管过程中高温退火[0079]图3A至图3F为本公开实施例提供的一种半导体器件在制造过程中的剖面结构示[0080]图4A至图4F为本公开实施例提供的另一种半导体器件在制造过程中的剖面结构[0084]下面将结合本公开实施方式及附图，对本公开实施方式中的技术方案进行清楚、9伸的半导体柱，半导体柱沿延伸方向上具有相对设置的两端以及位于两端之间的沟道区；导体柱201(如图3A中虚线方框所示)；半导体的正投影为圆形，第一栅介质层205围绕半导体柱201，第一栅极层206围绕第一栅介质层以半导体柱201远离第一半导体层200的一端形成第一气相沉积(ChemicalVaporDeposition，CVD)、物理气相沉积(PhysicalVapor208远离半导体柱201的一端在第一半导体层200(即，XY平面)上的正投影面积大于接触插[0138]形成贯穿第二隔离层221和源极层220并暴露出第一隔离层219的第一子沟道孔[0140]通过第一子沟道孔222，刻蚀形成贯穿第一隔离层219并暴露出第二电极218的第[0146]去除部分第二栅介质层227和第二栅极层228，在第一子沟道孔222内依次形成第[0149]本公开实施例中，沟道层223的材料可以包括铟镓锌氧化物(IndiumGallium[0152]相较于相关技术方案中1T1C或多C架构的铁电随机存取存储器(Ferroelectric[0156]提供第二半导体结构234，第二半导体结构234包括第二半导体层235和位于第二[0158]键合第一半导体结构233和第二半导体结构234；其中，第二晶体管229位于电容[0162]从背面对第一半导体层200进行减薄处理，直至暴露出半导体柱201远离电容216[0164]结合图3D和图3E所示，将键合后的第一半导体结构233和第二半导体结构234翻转，从背面对第一半导体层200进行减薄处理，直至暴露出半导体柱201远离电容216的一[0165]本公开实施例中，减薄处理的工艺可以为化学机械研磨(ChemicalMechanical301沿垂直于第一半导体层300的方向上具有相对设置的两端以及位于两端之间的沟道区302；半导体柱301的相对设置的两端分别形成第一晶体管的源极303或者第一晶体管的漏308远离半导体柱301的一端在第一半导体层300上的正投影面积大于接触插塞308靠近半导体柱301的一端在第一半导体层300上的正投影面积；第一晶体管的源极303或者第一晶[0178]在第一晶体管上形成叠层结构309；叠层结构309包括交替堆叠的导电层310和绝缘层311；每一导电层310形成一子电极312，多个子电极312共同形成电容316的第一电极[0185]形成贯穿第二隔离层321和源极层320并暴露出第一隔离层319的第一子沟道孔[0187]通过第一子沟道孔322，刻蚀形成贯穿第一隔离层319并暴露出第二电极318的第[0191]去除部分第二栅介质层327和所述第二栅极层328，在第一子沟道孔322内依次形和基板339之间。键合基板339的目的在于后续对第一半导体层300进行背面工艺时起到支撑作用。[0197]提供第二半导体结构334，第二半导体结构334包括第二半导体层335和位于第二[0199]从背面对第一半导体层300进行减薄处理，直至暴露出半导体柱301远离电容316[0201]键合第一半导体结构333和第二半导体结构334；其中，第一晶体管307位于电容[0211]和第一半导体结构233相互键合的第二半导体结构234，第二半导体结构234包括第二半导体层235和位于第二半导体层235上的外围电路236；第二晶体管229位于电容216分别形成第一晶体管的源极203或者第一晶体管的漏极204；其中，沟道区202包括沟道材[0219]为了便于说明，图5A中虚线方框示意出半导体柱201沿延伸方向上具有相对设置[0221]位于第一晶体管207的半导体柱201和电容216的第二电极218之间的接触插塞[0223]沟道层223、第二栅介质层227和第二栅极层228；沟道层223围绕第二栅介质层[0236]和第一半导体结构333相互键合的第二半导体结构334，第二半导体结构334包括[0244]为了便于说明，图5B中虚线方框示意出半导体柱301沿延伸方向上具有相对设置[0246]位于第一晶体管307的半导体柱301和电容316的第二电极318之间的接触插塞[0248]沟道层323、第二栅介质层327和第二栅极层328；沟道层323围绕第二栅介质层[0249]本公开实施例中，沟道层323靠近电容316的一端形成源极，沟道层323远离电容如，通用闪存存储(UniversalFlashStorage，UFS)封装或嵌入式多媒体卡(Embedded可以有效地减小形成第一晶体管过程中高温退火构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本公开的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开实施例的实施过程构成任何限定。上述本公开实施例