CN119514435A 芯片的时序处理方法和芯片 （深圳市中兴微电子技术有限公司）

道西丽社区南山区西丽创研路2号中本发明实施例提供了一种芯片的时序处理器CPU获取芯片当前应用场景的时序配置信息和用场景考虑不周或未来几年芯片后级对接模块2时序处理器向中央处理器CPU获取芯片当前应用场景的时序配置信息和工作模式信在输出所述时序信号的过程中，所述时序处理器在接收到所述CPU发送的中断信号的所述时序处理器在当前工作模式时间片的下一时间片，中断当前工作模若所述时序处理器在输出所述时序信号的过程中，未接收所述时序处理器获取变化后的工作模式对应的时序信息，根据所述所述CPU对所述芯片的当前应用场景进行分析，得到所述芯片所需输出的时序信息和所述CPU将输出的时序信号映射到输出管脚。所述时序处理器，用于向所述CPU获取芯片当前应用场景的时序配置信息和工作模式所述时序处理器，用于在当前工作模式时间片的下一时间片，中断当前3所述时序处理器，用于获取变化后的工作模式对应的时序信息，根据所4[0002]随着应用型专用集成电路(Application_SpecificIntegratedCircuit，ASIC)[0006]时序处理器向中央处理器CPU获取芯片当前应用场景的时序配置信息和工作模式[0009]所述时序处理器，用于向所述CPU获取芯片当前应用场景的时序配置信息和工作[0012]本发明实施例通过时序处理器向中央处理器CPU获取芯片当前应用场景的时序配5[0013]图1是根据本发明实施例的一种芯片的时序处理方法的移动终端的硬件结构框[0017]图5是根据本发明实施例的模式1、2的输出的时序精度为第1级时间片的TX_EN时[0018]图6是根据本发明实施例的模式1的输出的时序精度为第2级时间片的TX_EN时序[0019]图7是根据本发明实施例的模式2的输出的时序精度为第2级时间片的TX_EN时序一个)处理器102(处理器102可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处输设备106以及输入输出设备108。本领域普通技术人员可以理解，图1所示的结构仅为示明实施例中的芯片的时序处理方法对应的计算机程序，处理器102通过运行存储在存储器6[0026]传输设备106用于经由一个网络接收或者发送数据。上述的网络具体实例可包括[0032]硬件处理模块：用于利用底层硬件对时序处理器产生的时7[0035]在本实施例中提供了一种运行于上述系统架构图的芯片的时序处理方法，图3是根据本发明实施例的芯片的时序处理方法的步骤流程图，如图3所示，该流程包括如下步[0036]步骤S301，时序处理器向中央处理器CPU获取芯片当前应用场景的时序配置信息[0037]在本发明实施例中，时序处理器可以向主控CPU获取芯片当前应用场景的时序配[0039]作为一种示例，主控CPU可以根据芯片当前应用场景分析芯片需要输出的一种或收到所述中断信号，则在所述输出所述时序信号一个预设周期后，向所述CPU发送查询请8芯片的新的应用场景进行分析，得到芯片所需输出的新的时序信息和新的工作模式信息，[0057]本发明实施例，通过时序处理器向中央处理器CPU获取芯片当前应用场景的时序[0063]图5是根据本发明实施例的模式1、2的输出的时序精度为第1级时间片的TX_EN时9[0080]图6是根据本发明实施例的模式1的输出的时序精度为第2级时间片的TX_EN时序个输出信号之间存在严格的时钟上的对齐关系或相差若干个时钟周期的要求。这种场景[0096]在本实施例中还提供了一种芯片，该芯片用于实现上述有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步[0110]在一个示例性实施例中，上述电子装置还可以包括传输[0111]本实施例中的具体示例可以参考上述实施例及示例性实