信息通信集成电路溯源评估方法

I 信息通信集成电路溯源评估方法以及其准则包括了厂商基本信息披露、芯片设计制造和封测和物理实质分析的溯源评估方法等。其中，芯片物理分析评估属于可选评估环节，可由具备资质的第三方实验室根据需要执行，用于进一步验证芯片设计文件与芯片实物的一致性，进而为芯片使用方在芯片指定资料，可接受其提供等效说明或替代证明1信息通信集成电路溯源评估方法生产制造和封装测试等文件方式评估，及芯片物理评估在内的溯源评下列文件中的内容通过文中的规范性引用而构成本文件必不可少的条款。其中，注日期的引用文将信息技术与通信技术相融合，实现信息采集、运算处理、数据传输的软硬件技术总称。从芯片实物出发，向前追溯芯片的设计、制造、封测等全4缩略语2BGA：球栅阵列封装（BallGridArraEDA：电子设计自动化（ElectronicDesignAutomatEDS：能谱分析（EnergyDispersiFIB：聚焦离子束（FocusedIonBeam）FTIR：傅里叶红外光谱（FourierTransformInfraredSpectoscopy）IP：知识产权（intellectualpropLVS：版图与原理图一致性检查（LayoutVersusSchQFN：方形扁平无引脚封装（QuadFlatNo-leadsPackaRTL：寄存器传输级（RegisterTransferSEM：扫描电子显微镜（ScanningelectronTGA：热重分析（Thermogravimetric5.1概述可开展溯源评估的芯片类型包括模拟芯片、数字芯片以及信息通信集成电路溯源评估架构包括文件评估和物理评估两种形式。可通过文件代码评估芯片设计的溯源一致性，包括前端网表、后端网表、芯片版图、设通过物理芯片评估电路实物的溯源一致性。比对验证芯片特征设计/版图与对应微观实物的封装/丝印、DIEMARK、金属层和Poly层布局/形貌等各方面。模拟/射频芯片可直接比对整体电35.2评估分类为量化溯源评估结果，本文件引入了基于覆盖程度的分类体系。评估方应根据文件评估和物理评——设计开发溯源一致性：如设计文档与实现的一致性、代码原创性等；——生产制造信息透明度：如生产工艺流程、代工厂信息的清晰程度等；——封装测试信息透明度：如封装测试环节关键信息的可获取性等；）：评估机构根据上述要素评估并分类芯片溯源情况。各类别反映溯源程度的不同等级。可参考以下评估编号：1评估目的：评估厂商研发团队的整体实力和规模，包括办公场所、团队总体规模及人a)厂商提供营业执照、办公场所证明（如租赁合同或产权证b)提供研发团队人员名单、社保缴纳记录或劳动合同等能够证明团队规模和稳定性a)审查厂商提供的办公场所证明材料，核实研发团队实际工作地点等；b)核查团队人员清单，统计研发人员总评估目的：针对集成电路研发中涉及的ED4a)核对EDA工具授权范围、软件版本，确认与芯片设计需求匹配；b)梳理算力集群、设计工作站部署清单，查验设备运维使用日志；a)EDA工具采用情况，应覆盖设计所需功能；b)计算资源配置合理，应能够支撑芯片研发。评估编号：3评估目的：验证芯片设计的RTL源代码与前端设计网a)使用EDA形式等效验证工具，以b)检查工具报告，识别所有不一致点（如未匹配节点、属性差异c)对不一致项，要求提供差异原因说明及支持性文件(如特殊宏单元建模说明)。6.2.1.2后端网表与前端网表一致评估目的：验证芯片的后端网表（版图提取网表）与前端网表（综合后网表）在逻辑a)厂商提供前端网表、后端网表（含版图提取网表）；a)采用EDA形式等效检查或网表比对工具，检查布局布线阶段未引入额外逻辑、未b)关注工具报告中的差异项，区分正常的插入（如时钟缓冲器、时序修复单元）与a)后端网表与前端网表功能应等价一致，插入项有合理说明。6.2.1.3设计版图与后端网表一致评估编号：5评估项目：设计版图与后端网表一致性审查(LVS)评估目的：验证芯片最终版图与后端电路网表描述的一致性，芯片物理版图应能正确实现b)将提取网表与设计网表比较，检查是否存在连线错误、器件遗漏或多余等问题；c)对于不匹配项，分析原因（如版图修改、工艺限制调整），并予以记评估编号：6评估项目：芯片设计方案审查评估目的：审查芯片的需求和设计方案相关文档，评估研发流程的规范性和透明度。b)提供版本控制和评审记录等佐证材料。a)审查需求文档是否清晰列出芯片的功能要求、性能指标和应用场景；c)审查详细设计是否包含关键模块电路设计实现、设计决策依据等技术细节；d)验证各文档间的一致性，并审查版本更新和评估编号：76a)厂商提供项目立项书、计划书、组织架构及人员分工说明；b)提供开发进度计划（如甘特图）、里程a)审查项目计划是否合理，芯片开发是否按计划推进；b)检查里程碑设置是否明确，关键里程碑是否经过评审和批准；c)核查变更记录和决策日志，评估过程受控程度；a)项目管理应文件完整、关键节点有评审和批准；b)变更和决策应有记录、研发过程受控。评估编号：8评估项目：芯片产品规格书评估目的：核查产品规格书及相关软硬件说明文档，评估产品定义与实现的一致性。a)厂商提供芯片产品规格书（含功能、性能、电气接口、封装、应用场景等）；b)如有配套软件或硬件参考设计文档，一并提供。）；b)规格书版本应受控制，反映产品当前状态。评估编号：9评估项目：模拟设计版图评估目的：审查模拟芯片的版图设计文件和设计登记（设计定型）记录，验证模拟电路的版图实现是否符合设计预期并经过正式评审和a)厂商提供模拟电路版图文件（包含关键模块布局、器件尺寸、工艺信息）；b)提供设计登记（设计定型）文件。a)审查模拟版图是否完整，关键器件和走线是否清晰；b)核对设计登记文件中的芯片设计定型时的重要参数和确认信息与版图一致，包含a)版图应文件齐全、设计登记信息完整；评估编号：10评估项目：生产技术/工艺b)提供工艺变更或异常处理记录(如有a)审查流片合同，核实制造地点、代b)审查工艺流程说明，确认主要工艺步骤（光刻、刻蚀、离子注入等）及关键控制c)检查是否有工艺变更通知或异常报告，评估其影响。a)制造信息与厂商声明一致，合同和技术文件应齐备；评估编号：11评估项目：生产设备与产线评估目的：审查芯片生产所用主要产线设备和生产环境相关资料，评估生产过程的透a)厂商提供芯片生产线的基本情况（所在地、自有）或代工、芯片制造所用的关键b)委外制造时，提供代工厂的生产报告或证明文b)核查设备清单及其参数，包括光刻机型号、刻蚀机类型、离子注入能量范围等，c)审查设备校准和认证记录，确认设备状态正常；d)检查代工厂报告中的产线信息与厂8a)设备配置应符合工艺规格，设备校准记录有效；评估编号：12评估项目：芯片封装评估目的：审查封装环节的合同及技术资料，评估封装过程的可追溯a)厂商提供封装设计方案文件;a)审查封装设计方案，确认封装形式（如QFN、BGA等封装类型）、引脚排列、封装b)核对封装合同是否载明封装服务提供方、封装工艺规格和质量保障要求等条款；c)确认芯片封装由哪家单位执行、采用了何种封装技术、设备和材料，并核实其与d)若封装有质量控制点（如焊接强度测），a)封装文件齐全，封装方、工艺、设备和材料应与声明一致；评估编号：13评估项目：芯片测试a)审查测试合同，确认测试执行方、测试项目和条件；b)核对设备及耗材清单，确认测试所用仪c)比对厂商披露的测试信息与合同细节是否一致，并关注测试过程中有无异常情况记录（例如测试过程中出现失效品的处置记录），评b)测试结果应有记录，异常处理合理，出厂检验可靠。评估编号：14评估项目：DIEMARK与封装丝印a)显微镜观察：利用光学显微镜拍摄芯片封装体表面的丝印，并进行图像拼接以获b)X-Ray无损观察：对封装芯片进行X射线扫描，确定内部芯片的位置和尺寸；c)开封：根据芯片的封装类型，选择合适方法（如机械开封、激光开封或化学试剂d)超声清洗：使用超声清洗设备配合异丙醇等溶剂清洗裸片表面，随后用去离子水e)显微镜观察：利用光学显微镜观察清洁后的裸片表面，获取并记录裸片表面的标f)比对识别：将裸片上的DIEMARK与芯片封装表面丝印信息进行比对，核查两者评估编号：15b)具备光学显微镜、X-Ray扫描、开封设备、超声清洗设备和FIB-SEM检测设备。a)显微镜观察：利用光学显微镜获取芯片封装表面的图像，并进行拼接以得到完整b)X-Ray无损观察：对封装芯片进行X射线扫描，明确芯片裸片在封装中的精确位置c)开封：采用适当的开封方式（机械、激光或化学方法）移除芯片外部封装材料，d)超声清洗：使用异丙醇等溶剂清洗裸片表面，随后用去离子水漂洗并烘干，清除f)截面制备：利用聚焦离子束（FIB）从上向下垂直g)截面成像：利用扫描电子显微镜（SEM）拍摄抛光后的芯片截面微观形貌，获得h)层数识别：分析SEM截面图，识别并计数芯片金属互连的实际i)数据比对：将截面分析得到的金属层实际层数与厂商披露的金属层数进行比较，a)芯片实际金属层堆栈与厂商所提供信息应保持一致。评估编号：16a)芯片实物及设计版图；b)具备开封设备、钝化层刻蚀设备、SEM设备。a)显微镜观察：使用光学显微镜拍摄芯片封装体表面的丝印图像并拼接，得到完整b)X-Ray无损观察：对芯片进行X射线扫描，明确芯片裸片在封装材料中的定位；d)超声清洗：清洗裸片表面并烘干，去除杂质e)去除钝化层：依据芯片表面钝化层的材料，采用化学湿法腐蚀、等离子刻蚀或反应离子刻蚀等工艺去除裸片表面的钝化层，露出顶层金属结f)图像采集：在扫描电子显微镜（SEM）下观察裸片顶层金属的表面形貌，选取具有典型特征的区域进行高倍率成像，获取清晰的顶层金属布g)图像拼接：将获取的多张顶层金属显微图像进行拼接，生成所选区域完整的金属h)布局比对：在设计版图文件中找到与上述SEM图像对应的顶层金属布线区域，将版图中的顶层布线与SEM实物图像进行叠加比对，通过走线形状和布局特征的相a)芯片顶层布线实现与设计版图应保持一致。评估编号：17评估目的：验证芯片中间层（金属层堆栈中非顶层a)芯片实物及设计版图；b)具备光学显微镜、X-Ray、开封设备、钝化层刻蚀设备及SEM设备。a)显微镜观察：利用光学显微镜拍摄芯片封装体表面图像并拼接，获取芯片封装标b)X-Ray无损观察：对芯片进行X射线扫描，确定芯片裸片的位置和尺寸；c)开封：根据芯片封装类型，选e)去除钝化层：根据钝化层材料不同，采用化学腐蚀或等离子刻蚀等手段去除芯片f)去除顶层金属：通过湿法腐蚀剂溶解去除芯片的顶层金属布线；i)去除介电层：通过机械研磨或反应离子刻蚀等方式，移除覆盖目标中间金属层的j)图像采集：在扫描电子显微镜（SEM）下观察目标中间金属层的形貌特征，选取k)图像拼接：将获取目标中间层金属SEM图像进行拼接，还原该层较大范围的完整l)布局比对：在设计版图中找到与所拍摄区域对应的中间层金属布线版图，将拼接得到的SEM图像与设计版图进行比对，通过线宽、走线形状等特征相似性评估该a)芯片内部多层互连结构与设计版图应保持一致。评估编号：18评估目的：验证芯片实物的Poly栅极层布局与设计版图的一a)芯片实物及设计版图；a)显微镜观察：获取芯片封装体表面的光学图像并拼接成全景，以呈现完整的封装b)X-Ray无损观察：利用X射线扫描确定芯片裸片在封装中的位置；c)开封：移除芯片封装材料，取出芯片裸片；e)去除钝化层：根据芯片钝化层材料，采用化学腐蚀、等离子刻蚀或反应离子刻蚀f)去除顶层金属：通过化学湿法腐蚀去除顶层金属布线；k)图像拼接：将Poly层局部SEM图像进行拼接，获得该区域完整的Poly层版图进行比对，通过栅极布局形状和尺寸等特征评估两者的a)芯片最底层晶体管栅极层布评估编号：19b)具备逐层去层、SEM成像及电路提取a)显微镜观察：拍摄芯片封装体表面的丝印标识图像并拼接，确定目标模拟模块在b)X-Ray无损观察：对封装芯片进行X射线扫描，明确裸片中目标模块的所在位置；c)开封：去除封装材料，获取芯片裸片；e)去除钝化层：去除芯片表面的钝化层，露出顶层金属互连结构；f)图像获取：使用扫描电子显微镜（SEM）拍摄选定的目标模拟模块区域顶层金属h)去除介电层：使用机械研磨或刻蚀方法去除金属层之间的介电层，保留下方金属j)去除金属层N：继续采用湿法腐蚀k)去除介电材料：移除覆盖下层金属（N-1层）的介电层，裸露出金l)图像获取：使用SEM拍摄目标区域暴露的金n)原理图提取：根据逐层拍摄所得到的各层