20140929 芯片制造基本工艺介绍PPT_第1页
20140929 芯片制造基本工艺介绍PPT_第2页
20140929 芯片制造基本工艺介绍PPT_第3页
20140929 芯片制造基本工艺介绍PPT_第4页
20140929 芯片制造基本工艺介绍PPT_第5页
已阅读5页,还剩27页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、,晶圆制造基本工艺介绍,2,目录,晶圆主要制程简介 双极工艺流程简介 MOS工艺流程简介,3,半导体产业链,长电,新顺,4,半导体制造环境要求,主要污染源:微尘颗粒、重金属离子、有机物残留物和钠离子等轻金属例子。 超净间:洁净等级主要由 微尘颗粒数/ft3,0.1um 0.2um 0.3um 0.5um 5.0um I级 35 7.5 3 1 NA 10 级 350 75 30 10 NA 100级 NA 750 300 100 NA 1000级 NA NA NA 1000 7,5,IC制程简图,封装测试,Implant,Etch图形,Litho,Thin Film,表面处理,Raw Wafe

2、r,Finished Wafer,循环X次,Diffusion,Diffusion:氧化扩散 Thin Film:薄膜成长 Litho:光刻(图形转移) Etch:刻蚀(图形形成) Implant:离子注入,6,扩散氧化,卧式炉管,立式炉管,扩散氧化工艺的设备是炉管,按圆片放置方式分为立式和卧式两种,按工艺时的工作压力分为常压炉管和低压炉管 常压炉管按工艺分一般有氧化,掺杂,推阱,退火,回流,合金等 低压炉管按工艺分一般有多晶(LPPoly),氮化硅(LPSiN),TEOS氧化层(LPTEOS),原位掺杂(In-suit Doping Poly),掺氧多晶硅(SIPOS)等,7,薄膜成长,薄膜

3、成长的主要目的是在圆片表面以化学或物理方式淀积上所需要的膜层。 薄膜沉积技术已发展为二个主要方向: (1)化学气相沉积 ( Chemical Vapor Deposition),简称为CVD 按工艺条件分: APCVD(常压CVD) LPCVD(低压CVD) PECVD(等离子增强CVD) 4. PCVD(光CVD) 按生成膜的性质类型分: 1. 金属CVD 2. 半导体CVD 3. 介质CVD (2)物理气相沉积 ( Physical Vapor Deposition),简称为PVD 按工艺条件分: 蒸镀(Evaporation Deposition) 溅镀(Sputtering Depos

4、ition) PVD主要用于金属层形成。,8,光刻,前处理(PRIMING),涂胶(Coating),曝光(EXPOSURE),显影前烘焙(PreEx B),显影(DEVELOPING),坚膜(Hard Bake),显检(INSPECTION),测量(METROLOGY),下工序,返工(REWORK),软烘(Soft Bake),光刻的目的是将设计图形转移到硅片上。,光照,光阻PR,光罩,9,刻蚀,PR,刻蚀的目的是去除显影后裸露出来的物质,实现图形的转移。,刻蚀主要分为使用化学溶液的湿法蚀刻和使用气体的干法蚀刻。 湿法刻蚀一般使用湿法槽,主要分为氧化层刻蚀,SiN刻蚀,金属刻蚀,硅刻蚀等 干

5、法刻蚀一般有等离子刻蚀(PE)和反应离子刻蚀(RIE),可以去除氧化层,SiN,多晶硅,单晶硅,金属等,工艺膜层,刻蚀后,10,离子注入,离子注入技术可将杂质以离子型态注入半导体组件的特定区域上,以获得精确的电子特性。这些离子必须先被加速至具有足够能量与速度,以穿透(注入)薄膜,到达预定的注入深度。 离子注入制程可对注入区内的杂质浓度加以精密控制。基本上,此杂质浓度(剂量)由离子束电流(离子束内之总离子数)与扫描率(晶圆通过离子束之次数)来控制,而离子注入之深度则由离子束能量之大小来决定。 离子注入的主要参数有注入能量,注入剂量和注入角度等。,11,标准双极工艺流程 -以NPN晶体管为例,12

6、,标准双极工艺流程-NPN 双极晶体管,13,标准双极工艺流程-N+埋层,N+埋层,埋层氧化 涂胶 曝光 显影 湿法腐蚀 磷扩掺杂 埋层推阱,14,标准双极工艺流程-外延成长,外延,外延成长,15,标准双极工艺流程-隔离,隔离,隔离氧化 涂胶 曝光 显影 湿法腐蚀 硼扩掺杂 隔离介质层淀积 隔离推阱,16,基区,标准双极工艺流程-Base基区,基区氧化 涂胶 曝光 显影 湿法腐蚀 基区注入 基区推阱,17,标准双极工艺流程-发射区/集电区,发射区/集电区,涂胶 曝光 显影 湿法腐蚀 磷扩掺杂 发射区推阱,18,标准双极工艺流程-孔刻蚀和金属连线,金属互联,孔涂胶 孔曝光 显影 孔刻蚀 金属淀积

7、 金属层涂胶 曝光 显影 金属刻蚀,19,钝化保护层,钝化层淀积 涂胶 曝光 显影 钝化层刻蚀,20,CMOS集成电路工艺 -以P阱硅栅CMOS为例,CMOS电路图,21,P阱形成,N-Si,N-Si,SiO2,一次氧化 涂胶 曝光 显影 湿法腐蚀,22,P阱形成(续),N-Si,P-,N-Si,P-,B,P阱注入 P阱推阱氧化,23,有源区形成,N-Si,P-,Si3N4,N-Si,P-,Si3N4,SiN淀积 涂胶 曝光 显影 湿法SiN腐蚀 湿法Oxide腐蚀,24,N管场区注入,光刻胶,N管场区涂胶 曝光 显影 N管场区注入,场氧化 氮化硅全剥 氧化层腐蚀,25,P管场区注入,P管场区涂胶 曝光 显影 P管场区注入,26,栅区形成,多晶硅,栅氧氧化 多晶淀积 多晶掺杂 涂胶 曝光 显影 多晶刻蚀,多晶硅,27,P管源漏形成,P管源漏涂胶 曝光 显影 P管源漏注入,28,N管源漏形成,N管源漏涂胶 曝光 显影

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论