第七章组成原理课件.ppt

1、计算机配置原理，第7章存储系统，计算机配置原理，7.1存储系统的第7.2层高级缓冲内存7.3虚拟存储7.4关联存储，计算机配置原理，7.1存储系统的第1层。主存储和次存储概念2。主存储和辅助存储在操作系统控制下，通过软件和硬件整合主存储和辅助存储，形成一个存储层。此级别接近主存储速度和辅助存储容量，价格也接近辅助存储价格。3.CPU和主存储之间存在高速缓冲内存缓存。这完全是在硬件上完成的。Cache-主存储的速度接近Cache，但容量与价格接近主存储。缓存速度接近CPU。计算机配置原理，1 .第3阶段存储系统：集成式管理，包括高速慢存储、主存储和辅助(虚拟)存储，用于派单的集成式第3阶段存储系

2、统。计算机配置原理，3 .三种存储比较；(1)高速缓存：快速、小容量、运行命令和少量数据临时存储；(2)主内存：临时存储大量运行的程序和数量的速度、容量；(3)辅助存储：速度慢，容量大，可以永久存档大型程序软件和数据库。计算机配置原理，4 .采用三层结构的目的和方法；(1)缓存-主存储层：解决CPU和主存储之间的速度不匹配问题，使系统接近主存储容量和缓存速度。使用地址图像将块用作基本信息单元。(2)虚拟存储-主存储层：解决主存储容量小、运营成本高的问题，使辅助存储容量和操作速度接近，成本和运营成本更低。使用地址转换将段、页面作为基本信息单元。计算机组成原理，局部性原理，一致性原则和包含原则1。

3、局部性原则三阶段结构内存系统工作原理基础(1)时间局部性：在较小的间隔内，最近访问的指令和数据很可能再次访问；(2)空间局部性：最近访问的这些准则和数据往往集中在较小的存储区域。(3)命令执行方法局部性：顺序执行比传输执行更有可能。计算机配置原理，3 .一致性原则：同时存储在三种类型阵列中的信息在三种类型的阵列中必须保持相同的值。2 .包含原则：有关内部层存储的信息应包含在每个外部存储中。也就是说，内部存储中的信息是存储在外部存储中的信息的一小部分拷贝。Cache:容量小、速度快、作为静态存储设备实施的存储。角色：解决CPU和主内存速度之间的不匹配，以确保系统速度接近CPU，容量接近主存储。根

4、据计算机配置原理、计算机配置原理、7.2高速缓存(cache) 7.2.1高速缓存内存工作方式程序访问的本地性设置高速缓存。启用缓存可以存储当前使用的程序和数据，提高程序执行速度，因此称为高速缓冲区。基本原则：通过将CPU最近访问的指令和数据从主存储复制到高速缓存，CPU可以在下次再次使用该信息时直接从快速高速缓存访问该信息，而无需访问主存储，从而提高了CPU的执行效率。计算机配置原理，计算机配置原理，缓存基本结构图：1。高速缓存配置格式：(1)数据字段：保存从主存储中复制的数据，(2)标志字段：保存该主存储单元的地址，(3)有效位字段：指示该高速缓存单元的数据字段和标志字段是否有效。2 .C

5、ache的工作方式：(1)CPU将主资料档案库信息读取到CPU中，同时将信息写入数据字段，并将该数据的主资料档案库地址写入标志字段。(2)CPU下次访问主存储库时，将该地址与标志字段内容进行比较，如果地址值相同，则数据内容为要读取的数据，可以直接访问高速缓存，有效位字段将设置为1(命中)。否则，访问默认存储库并将有效位字段设置为0。计算机配置原理，(3)使用FIFO先进先出、最近最小用法LRU或优化替换方法OPT等算法逐步替换非命中数据。(4)根据限制原则，CPU访问的大部分信息可以直接从缓存中获取。命中和未命中：将默认存储地址m位与高速缓存块中的标记进行比较，并指示在比较结果相同时所需的数字

6、在cache中，并且可以直接从高速缓存和CPU传递(单词)。比较结果不相同时，如果cache中不存在所需的数据，则从主资料档案库中一次性获取包含该数据的整个块。前者叫希特，后者叫希特。计算机配置原理，所有者划分为2n个单位，地址代码n位，每个块B字节，M=2n/B块。缓存也由大小相同的块组成。在Cache中，每个块表示主存储地址为n位，n=m b表示主存储块数M=2m，块中的字节数b=2b。Cache的地址代码是(c b)位。高速缓存中的块数为2c。块中的字节数与基础存储相同。高速缓存读取工作原理设计的概念、计算机配置原理、命中率：CPU访问高速缓存的信息百分比、尝试访问的消息不在高速缓存中的

7、百分比称为故障率。提高命中率的方法cache的容量增加。替换算法：将新块导入到默认资料档案库的过程，如果高速缓存的位置为其他块所有，则必须删除旧块，使其位于新块中。此替代使用替代算法。计算机配置原理、程序执行过程中缓存完成访问的总次数、主存储库完成访问的总次数、h定义为命中百分比的情况、h=Nc/(NC Nm) TC指示命中时缓存访问时间、TM失败时默认存储访问时间、1-h指示命中百分比。缓存/底层系统的平均访问时间ta为：默认ta=htc (1-h)tm，计算机配置原理，示例CPU运行进程时完成缓存访问的次数为1900次，完成对主存储的访问的次数为100次，已知缓存访问周期为50 ns 75

8、km，默认存储访问周期为250ns，缓存/基本解决方案：h=NC/(NC nm)=1900/(1900 100)=0.95 r=TM/TC=250 ns/50n s=5=5/e=1/要将地址图像基本存储块放置在缓存中，必须应用将基本存储地址放置在缓存中的方法，“映射”一词的物理含义是确定位置的对应关系，并将其作为硬件实现。这样，当CPU访问阵列时，给定单词的内存地址会自动转换为缓存地址。硬件加速了此地址转换过程，软件员工根本感觉不到缓存的存在。此性质称为cache的透明度。地址映射方法有三种，如下所述。假设默认内存空间为2m块，块大小为2b单词。高速缓存存储空间被拆分为大小相同的cache块。

9、计算机组成原理，(1)完全连接映射方法；完全连接图像方法是最灵活但成本最高的方法。主资料档案库中的每个块图像都可以用作高速缓存中所有块的位置，并且可以替换完全填充的高速缓存中的所有旧块。主要问题是访问缓存时，要检查访问的默认存储地址的内容是否已存在于缓存中，请将缓存的完整标记“比较”。由于缓存速度要求高，所有“比较”操作都是硬件执行的，通常由“内容寻址”关联存储执行。优点：敏捷性好，命中率高。缺点：电路复杂，成本高。计算机配置原理，计算机配置原理，(2)直接映射方法逆向；直接映射方法也是多对一映射关系，但是一个基本存储块只能复制到缓存中的一个特定块。假设Cache的块号为b，基本块号为b，ca

10、che的块容量为Cb，那么b=Bmod Cb显然是主阵列上的第0个块、第n个块、第2n个块、2sn块只能映射到缓存中的第0个块。主存储库中的第一个块，n 1块，2n 1块，2sn 1块只能映射到缓存中的第一行。下图显示了直接映射方法的示意图。计算机配置原理、计算机配置原理、假设：基本内存容量为1MB，缓存容量为8KB，每1KB为1，k，缓存容量可分为8。主内存中最多有8条信息进入缓存。主分区和高速缓存之间的地址结构主地址：区号块号块内的地址(a19至a13) (A12至a10) (a9至A0)高速缓存地址：块号块内的地址(A12至A10)(A9至A0)CPU访问默认资料档案库时，请确保表中存在

11、区号。(简化转换过程)、计算机配置原理、计算机配置原理、直接图像例如，假定1MB的主内存容量、16KB的直接连接缓存、此缓存块是8个32位单词。 1)缓存地址格式写入2)默认存储地址格式3)比较表容量是多少？4)缓存中DE8F8的默认存储地址是哪里？计算机配置原理，1)缓存容量为16KB，地址为14个字符，块大小为32B，块大陆地址为5个字符，缓存块地址为9个字符2)主内存容量为1MB，地址为20个字符，块大小为32B，块大陆地址为5个字符，块编号地址为9个字符，区号地址为6个字符。3)图表中的单元格数为29个，区号为6个字符，因此容量为：129个单词*6位4) 1101110 1000 11

12、11 1000块大陆地址=110000cache为512块，主块编号/512为与缓存匹配的块编号1010011计算机配置原理、直接映射及其转换的优点和缺点主要优点：硬件实现简单，连接的访问存储访问速度更快，实际上不需要地址转换的主要缺点：块的冲突率比较高。计算机组成原理，(3)组连接映射方法提示；整体连接映射和直接映射方法的优缺点相反。在保管位置的灵活性和命中率方面，电子优秀。从比较器电路简单性和硬件投资表来看，后者是好的，组映射方法是前两种方法的折中方案，通过适当考虑两个优点，尽可能避免两侧的缺点，一般采用。映射规则：默认存储和高速缓存按相同大小分为块和组。基础存储和缓存组之间使用直接映射方

13、法。在两个相应的组中使用完整的关联映射方法。计算机配置原理、计算机配置原理(例如，以上示例中缓存除以两个组，每个组包含四个块)。主存储和高速缓存的地址结构：主存储地址：区号组号组内的块号块内的地址a19 a13 A12 A11 A10 A9A0 Cache地址：组号组内的块号块内的地址a12 a11 A0 A0表明主存储和高速缓存的组号和块内的地址相同，其中每个组的块容量为1时，转移到高速缓存内同一组的每个区域的组如果每个组的块容量等于Cache的块容量，则它将是完整的连接映像。组连接映像的复杂性不仅与映像方法有关，而且与缓存容量有关。计算机配置原理，2 .轮换策略缓存的工作方式要求最大限度地

14、保留最新数据。如果新的默认存储块必须复制到cache，并且可以存储该块的行位置已装满另一个默认存储块，则会创建替换。更换问题与cache的配置方式密切相关。对于直接映射的cache，主存储块只有一个特定行位置，因此将此特定位置的主存储块替换为高速缓存外可以解决此问题。对于完整关联和组关联高速缓存，请从允许保留新默认存储块的特定行中选择一行。选择的方法包括替代策略，也称为替代算法。硬件实现中常用的算法有三种：计算机配置原理，最不常用(LFU)算法，LFU算法认为在一段时间内访问最少的数据行需要更换。为此，请每行设置一个计数器。新行已设置，从0开始计数，每次访问的行的计数器将增加1。如果需要改写，

15、请比较这些特定行的数值，改写计算值最小的行，这些特定行的计数器为零。算法将计数周期限制为这些特定行的替换之间的间隔，因此不会严格反映最近的访问。计算机配置原理，最近最少使用(LRU)算法LRU算法替换最近很长时间未访问的块。为此，将为每行设置计数器，但cache每次命中一次，命中行计数器为零，其他行计数器加1。如果需要替换，请比较每个特定行的计数值，以替换具有最大计数值的行。此算法保护刚复制到缓存的新数据行，并遵守缓存的工作方式，因此缓存命中率很高。LRU算法的硬件实现可以简化与2路相关联的cache。一个主存储库只能作为一个特定组的两行进行选择，因此第二次选择完全不需要计数器，只需要一个二进

16、制位。例如，如果将一组a复制到新数据，则位置为“1”；如果将b行复制到新数据，则位置为“0”。如果需要更换，只需确认此二进制状态。也就是说，对0实施了通过替换行a和对1替换行b来保护新行的原则。Pentium CPU内的资料快取是使用这些简单LRU替代演算法的双向关联结构。计算机组成原理，随机替换策略实际上不使用任何算法，只需在特定行位置随机选择一行即可。这种策略可以在硬件上轻松实现，并且比两种策略的速度快。问题是随机更改的数据很快就会重复使用，从而降低命中率和缓存生产率。但是，这并不是随着缓存容量的增加而减少。据调查，随机替换策略的效用略低于前两个策略。计算机配置原则，3 .cache的写操作策略必须与主要内容匹配，因为cache的内容只是主要内容的副本。CPU的缓存写入更改缓存的内容。您可以使用三种写操作策略与存储的内容保持一致：计算机配置原理，回写要求：CPU写缓存命中时只修改缓存的内容，不立即写入主存储；只有在这一行被替换的时候，才重写主存款。通过此方法，缓存实际上在CPU