CMOS漏极开路门和三态门电路

1、CMOS漏极开放栅极和三态栅极，CMOS漏极开放栅极和三态栅极，1，CMOS漏极开放栅极，(1)漏极开放栅极的结构和符号，线和：使两栅极的输出端并联，实现与逻辑的功能。 观察下一个实现电路：电流很大，无法确定设备损坏的输出是高电平还是低电平。 为了解决该问题，采用漏极开放(OD )栅极世代。 漏极开路(OD )的and门电路、OD和not门的输出级、逻辑符号、线的逻辑电路，为了实现线和功能，可以在多个栅极输出管的漏极和电源间附加共同的上拉电阻。 (2)上拉电阻对OD门动态性能的影响，逻辑电路图，1.5K，高电平低电平，低电平高电平，OD门输出高电平低电平：放电时间常数10ns，OD门输出低电平

2、高电平：充电时间常数150ns (3)上拉电阻的计算，确定RP (min ):od门只有一个接通时，IOL(max) 驱动器件IOL的最大值，VOL(max) 驱动器件VOL的最大值，IIL(total) 连接到上拉电阻下端的所有冲击RP(max )的确定：所有的OD输出为高电平时，IOZ(total) 所有的驱动栅极输出为高电平时的漏电流的总和，VOH(min) 驱动器件VOH的最小值，IIH(total) 全负载栅极的输入端为高电平的如果要求速度快，则RP的值接近RP(min )的基准值，如果要求消耗功率小，则RP的值接近RP(max )的基准值。 3个漏极开路CMOS和反相器74HC03

3、连接到布线上，驱动TTL反相器74LS04和3个输入端和反相器74LS10，试着上拉电阻RP时，发现VDD=5V，IOZ=5A。 解：查看附录a，相关参数如下： CMOS参数，VOL(max)=0.33V； VOH(min)=3.84V； IOL(max)=4mA； (1) iil (总量)=20.4=0. 8毫安，iih (总量)=40.02=0. 08毫安； IOZ(total)=3 5=15 A，RP在1.46k 12.21k之间，可以选择标准值为2k的电阻。 TTL栅极参数： IIL=0.4mA； IIH(min)=0.02mA； (2)、OD门的应用例： (a )驱动门的IOL(ma

4、x )比发光二极管的额定电流大即可。 (b)VO可提高到接近12V，2、三状态(TSL )输出门、三状态输出门除了高、低电平输出之外，还有高电阻输出状态、高电阻状态或禁止状态。 a是输入端，l是输出端，EN是控制端(使能端)。(2)符号，(1)电路，2，3状态(TSL )输出门， EN=1时，A=0， EN=0时，B=1，C=1，TN开启，TP关闭，L=0； 如果A=1，则B=0，C=0，关闭TN，打开TP，L=1。 另外，总是B=1，C=0，(3)工作原理，(4)三态输出门的真值表，(5)三态输出门的应用，三态输出门主要用于总线传输，如右图的计算机和微机系统的连接，能够以一定顺序以时分方式将

5、信号发送到总线。 7、CMOS传送门(TG )、1、电路结构、2、符号、3、结论、4、作为模拟开关的工作原理：在模拟电路中使用的情况下，c是低电平-5V，TN栅极电压是-5V，TP栅极电压是5V，VI在(-5)v的范围内的情况下VT=2V，c为高电平5V，TN栅极电压为5V，VI在(-5)v范围内TN导通TP栅极电压为-5V，VI在(-3)v的范围内TP导通VI在(-3)v的范围内时，TN、TP都导通开关4、应用于数字电路的工作原理：在数字电路中使用的情况下，c是低电平0V，TN栅极电压是0V，TP栅极电压是5V，VI在(05)v的范围内的情况下，TN、TP都不导通-开关断开。 c是高电平5V、TN栅极电压是5V，VI在(03 ) v的范围内TN导通，TP栅极电压是0V，VI在(2)v的范围内时TP导通，VI在(05 ) v的范围内时，TN、TP的至少一个断开开关另外，在图3.1.27中表示由VT=2V、CMOS传输门构成的2选择1数据选择器。 在控制端子C=0时，向输出端子传输输入端子x的信号，使得L=X。 另一方面，在C=1时，L=Y。八、CMOS逻辑门的技