七路抢答器报告

1、电子课程设计实验报告 名称： 学号： 专业： 姓名： 目录一、前言2二、设计内容与要求3三、设计思想和原理43.1 总体设计方案43.1.1 设计思路43.1.2 设计框图53.2 单元电路设计53.2.1 抢答部分53.2.2 定时部分9四、 芯片管脚图和真值表14五、 心得与体会20附录211、元器件清单 212、电路原理图223、pcb板图与工艺图23一、前言随着科学技术的不断发展，人们学科学、学技术、学知识的手段也多种多样，例如七路抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。智力竞赛是一种生动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。抢答能引起参赛者和观众

2、的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，就很容易出现误判。所以，我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题。利用本次设计出的电路制造成的定时抢答器，即可轻松实现在7人或7个代表队之间进行的抢答比赛中进行控制，使得这一活动更加趣味、公平。在本次课程设计中，将主要设计一个供七人使用的定时抢答器。主要实现以下功能：（1）为7位参赛选手各提供一个抢答按钮，分别编号s1、s2、s3、s4、s5、s6、s7；（2）主持人可以控制系统的清零与抢答开始

3、；（3）抢答器要有数据锁存与显示的功能。抢答开始后，若有任何一名选手按动抢答按钮，则要显示其编号至系统被主持人清零，同时其他人再按对应按钮无效；（4）抢答器要有自动定时功能，当主持人启动“开始”键后，定时器自动减计时，并在显示器上显示；（5）参赛选手只有在设定时间内抢答方为有效抢答。若抢答有效，则定时器停止工作，并且显示抢答开始时间直到系统被清零；（6）若设定时间内无选手进行抢答（按对应按钮），则系统禁止选手超时抢答；（7）优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出。数字抢答器由主体电路与扩展电路组成，优先编码电路、锁存器、译码电路将选手的输入信号在显示器上输出；用控制电路

4、和主持人开关启动电路，以上两部分组成主体电路。经过布线、焊接、调试等工作后数字抢答器成形。二、设计内容与要求设计目的：通过本课程设计，掌握数字电路系统的设计方法。基本功能：1. 设计一个智力抢答器，可同时供7名选手参加比赛，对应7个抢答按钮。2. 主持人设置一个控制开关，用来控制系统的清零（显示数码管灭）和抢答开始。3. 抢答器具有数据所存功能，抢答开始后，若有选手抢答，编号立即锁存，led显示选手编号，并封锁输入电路。4. 参赛选手在设定的时间（9秒倒计时）内抢答，抢答有效，定时器停止工作，显示选手编号和抢答时刻的时间，并保持到主持人将系统清零为止。5. 如果定时抢答的时间已到，却没有选手抢

5、答，本次抢答无效，并封锁输入电路，禁止超时抢答。扩展功能：1. 扬声器给出抢答音响提示或报警提示。2. 延长抢答时间（如30秒倒计时）。3. 主持人设定抢答时间，启动开始后，定时器立即减计时，并用显示器显示。三、 设计思想和原理3.1 总体设计方案3.1.1 设计思路主持人按下复位按钮后，控制电路对编码电路、锁存电路控制使抢答器允许输入，使之处于等待状态。当有人抢答时，信号通过按钮送到编码电路，编码电路通过编码把结果送入锁存电路锁存，锁存电路把结果又传给译码电路，译码电路把送来的信号译码驱动显示电路，显示出抢答者的组号。在优先抢答者按钮的同时控制电路通过对编码电路和锁存电路的使能控制使别的抢答

6、者再按钮时失去作用，实现第一抢答信号得鉴别和锁存功能。接通电源后，主持人将开关拨到清零状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置开始状态，宣布开始抢答器工作。定时器倒计时，选手在定时时间内抢答时，抢答器完成优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。3.1.2 设计框图显示电路译码电路定时电路秒脉冲信号发生电路显示电路译码电路优先编码电路抢答按钮控制电路主持人按钮锁存器3.2 单元电路设计3.2.1 抢答部分此部分电路主要完成的功能是实现7路选手抢答并进行锁存，

7、同时有相应发光二极管点亮和数码显示。使用优先编码器 74ls148 和锁存器 74ls279 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。编码部分主要由芯片74ls148优先编码器完成。它对由按钮送来的信号进行优先编码，并输出结果。以下是对74ls148的介绍：74ls148的输入端和输出端为低电平有效。07是输入信号，a2a1a0为三位二进制编码输出信号。ei为使能输入端，当ei1时，编码器禁止编码，当ei0时，允许编码。eo是使能输出端，只有在eo0，而0

8、7均无编码输入信号时为0。gs为优先编码输出端，在gs0而07的其中之一有信号时，gs0。07各输入端的优先顺序为：7的级别最高，0的级别最低。如果7端输入为0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按7端编码，a2a1a0000。本设计中位七路抢答，0端应接高电平或悬空，这样才会对其他路抢答没有影响。17分别接到7个选手按钮，当某路选手最先按下抢答按钮，即该路输入低电平，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端代码。如按下s3，且优先级别比它高的4，5，6，7输入均为1时，输出代码为100，这就是编码器的工作原理。锁存部分用的是74ls279，

9、以下是对它的介绍：74ls279是由与非门构成的基本rs触发器，它有4种基本状态：1. 保持状态。当输入端接入=1的电平时，如果基本sr触发器现态=1、=0，则触发器次态=1、=0；若基本sr触发器的现态=0、=1，则触发器次态=0、=1。即=1时，触发器保持原状态不变。2. 置0状态。当=1，=0时，如果基本sr触发器现态为=1、=0，因=0，会使=1，而=1与=1共同作用使端翻转为0；如果基本sr触发器现态为=0、=1，同理会使=0，=1。只要输入信号=1，=0，无论基本sr触发器的输出现态如何，均会使输出次态置为0态。3. 置1状态。当=0、=1时，如果触发器现态为=0、=1，因=0，会

10、使g1的输出端次态翻转为1，而=1和=1共同使g2的输出端=0；同理当=1、=0，也会使触发器的次态输出为=1、=0；只要=0、=1，无论触发器现态如何，均会将触发器置1。当=1、=0，也会使触发器的次态输出为=1、=0；只要=0、=1，无论触发器现态如何，均会将触发器置1。4. 不定状态。当=0时，无论触发器的原状态如何，均会使=1，=1当脉冲去掉后，和同时恢复高电平后，触发器的新状态要看g1 和g2两个门翻转速度快慢，所以称=0是不定状态，在实际电路中要避免此状态出现。基本rs触发器的逻辑图如图3-1所示：图3-1 基本rs触发器译码部分主要由芯片74ls48 bcd七段译码器完成。它对由

11、锁存器送来的信号进行译码，并输出结果。以下是对74ls48的介绍：74ls48通常以反相器作输出级，用以驱动led。各引脚的名称：其中7、1、2、6分别表示a0、a1、a2、a3；5、4、3分别表示、；13、12、11、10、9、15、14分别表示a、b、c、d、e、f、g。还有两个引脚8、16分别表示的是vcc、gnd。a0、a1、a2、a3为8421bcd码输入端。a、b、c、d、e、f、g为译码输出端，输出为高电平有效。74ls48是一个用于驱动共阴极led（数码管）显示器的bcd码七段码译码器，具有bcd转换、消隐和锁存控制、七段译码及驱动功能的cmos电路能提供较大的拉电流。可直接驱

12、动led显示器。显示部分选用led数码管，以下是对它的简介：led数码显示器通常有红、绿、黄等颜色。led的死区电压较高，工作电压大约1.53v，驱动电流为几十毫安。图3-2是七段led数码管的引脚图和显示数字情况。74ls47译码驱动器输出是低电平有效，所以配接的数码管须采用共阳极接法；而74ls48译码驱动器输出是高电平有效，所以，配接的数码管须采用共阴极接法。数码管常用型号有bs201、bs202等。本设计中采用共阴极的连接方式，使用时，共阴极接地，7个阳极ag由相应的bcd七段译码器来驱动。 图3-2 七段数码管根据以上对74ls48驱动器、数码管及74ls279的介绍，以及对各个部分

13、的功能的充分了解我们可以设计出这部分的电路图，如图3-3所示：图3-3 抢答部分原理图3.2.2 定时部分该部分主要由555 定时器秒脉冲产生电路、十进制同步加减计数器74ls192 减法计数电路、74ls48 译码电路和 1个七段数码管及相关电路组成。完成的功能是：当主持人按下开始抢答按钮后，进行9s倒计时，到0s时禁止选手抢答。当有人抢答时，计时停止，并显示抢答剩余时间。74ls192 实现减法计数，通过译码电路 74ls48 显示到数码管上，其时钟信号由时钟产生电路提供。74ls192 的预置数控制端实现预置数9s，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并

14、将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，同时以后选手抢答无效。 555定时器是一种模拟和数字功能结合的中规模集成器件。它成本低，性能可靠，只需外接几个电阻、电容，就可以实现多谢振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555定时器的引脚图和功能表如图3-4和表3-1所示：图3-4 555定时器引脚图pin 1 (接地) -地线(或共同接地) ，通常被连接到电路共同接地pin 2 (触发点) -这个脚位是触发

15、ne555使其启动它的时间周期。触发信号上缘电压须大于2/3 vcc，下缘须低于1/3 vcc 。pin 3 (输出) -当时间周期开始555的输出输出脚位，移至比电源电压少1.7伏的高电位。周期的结束输出回到o伏左右的低电位。于高电位时的最大输出电流大约200 ma 。pin 4 (重置) -一个低逻辑电位送至这个脚位时会重置定时器和使输出回到一个低电位。它通常被接到正电源或忽略不用。pin 5 (控制) -这个接脚准许由外部电压改变触发和闸限电压。当计时器经营在稳定或振荡的运作方式下,这输入能用来改变或调整输出频率。pin 6 (重置锁定) - pin 6重置锁定并使输出呈低态。当这个接脚

16、的电压从1/3 vcc电压以下移至2/3 vcc以上时启动这个动作。pin 7 (放电) -这个接脚和主要的输出接脚有相同的电流输出能力，当输出为on时为low，对地为低阻抗，当输出为off时为high，对地为高阻抗。pin 8 (v +) -这是555个计时器ic的正电源电压端。供应电压的范围是+4.5伏特(最小值)至+16伏特(最大值)。ui1 ui2 uo t的工作状态01 1 1 101 1 0 0导通截止 截止 导通 导通表3-1 555定时器功能表单稳态触发器：ne555的高触发端th（6脚）和放电端d（7脚）接rc定时电路，低触发端tl（2脚）外接触发信号。单稳态触发器的定时时间

17、就是输出脉冲的宽度tw。tw1.11r1c1ne555构成的单稳态触发器rs触发器：当6脚（相当于r端）电压高于（2/3）vcc时，输出为低电平。当2脚（相当于/s端）电压低于（1/3）vcc时，输出为高电平。ne555构成的rs触发器标准秒脉冲产生电路如图3-5所示：图3-5 标准秒脉冲产生电路图中电容c的放电时间和充电时间分别为，。于是从ne555的3端输出的脉冲的频率为，结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为r1=15k，r2=68k，c=10uf，代入到上式中即得，即秒脉冲。将连接好的555定时器的输出端接在示波器上，呈现如图3-6所示的符合要求的方波:图3-6 秒

18、脉冲方波显示定时部分电路如图3-7所示：图3-7 定时部分电路四、 芯片管脚图和真值表74ls00是四输入与非门电路，其管脚图和真值表分别如图4-1和表4-1所示：图4-1 74ls00管脚图表4-1 74ls00真值表74ls08是四输入与门电路，其管脚图和真值表分别如图4-2和表4-2所示：图4-2 74ls08管脚图表4-2 74ls真值表74ls148为8线-3线优先编码器，其管脚图和真值表分别如图4-3和表4-3所示：图4-3 74ls148管脚图表4-3 74ls148真值表74ls279是ttl集成的基本rs触发器，其管脚图如图4-4所示：图4-4 74ls279管脚图基本rs触

19、发器的功能表如表4-4所示：表4-4 基本rs触发器功能表74ls48是bcd七段译码器，其管脚图和真值表分别如图4-5和表4-5所示：图4-5 74ls48管脚图表4-5 74ls48真值表图4-6 555定时器管脚图 图4-7 共阴极数码管管脚图 图4-8 74ls192管脚图五、心得与体会在这次为期两周的电子课程设计过程中，我复习了电子技术的相关知识，掌握了数字电路的一般设计方法，提高了电子电路实验技能及仪器使用能力，掌握了电子电路安装和调试的方法及故障排除的方法，从而学到了许多课本上学不到的东西，同时也加强了我的动手、思考和解决问题的能力，受益匪浅。作为工科的学生，我在这次设计中对一些芯片的认识得到了提升，一些从未接触过的芯片，通过网络和书本的资料查找，我掌握了熟悉芯片的一般方法和对芯片引脚的认识，充分调用芯片的一般功能，在设计中体现出芯片级联和更复杂的功能是我们在设计过程中最大的挑战。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的