第2章-TMS320C6000系列DSP硬件结构.ppt

1、TMS320C6000系列DSP硬件结构,2.1 TMS320C6000系列CPU的结构 TMS320C62x/C64x/C67x型DSP的结构框图如图所示。,TMS320C6000系列有多种存储器和外设配置： 大容量片上RAM高达7MB； 程序高速缓存； 二级高速缓存； 32位外部存储器接口，支持SBSRAM，SRAM和其他异步存储器，可满足 大范围外部存储器要求和最佳系统性能； DMA控制器，无须CPU参与可在存储器映射的不同地址范围间传输数据； DMA控制器有4个可编程通道和1个辅助通道； EDMA控制器，与DMA控制器的功能相同，EDMA有16个可编程通道，还有 1个RAM空间为将来所

2、需的传输保持多种配置； HPI主机接口，是并行端口，通过该接口主处理机可以直接访问CPU的存储 器空间，这种访问之所以易于实现是因为主机控制该接口，主机和CPU可 以通过内部或外部存储器交换信息，此外，主机还可以直接访问存储器空 间映射的外设；,扩展总线，是替代HPI的设备，也是EMIF的扩展，这种扩展在一个系统中提供了2种完全不同的功能（主机口和I/O口），扩展总线的主机口既可以在异步主/从模式下操作，同HPI一样，又可以在同步主/从模式下操作。这就允许器件连接多种主机总线协议，同步FIFO和异步I/O外设可以接入扩展总线； MCBSP是基于TMS320C2000和TMS320C5000平台

3、的标准串行接口，该接口可以在DMA/EDMA控制器的帮助下，在存储器中自动缓冲串行数据，并可以与T1E1SCSA和MVIP网络标准兼容多个通道； 定时器，TMS320C6000器件中的定时器是2个32位通用定时器，功能为事件定时事件计数产生脉冲中断CPU向DMA/EDMA控制器发出同步事件； 省电逻辑允许通过降低时钟来减少功耗，CMOS器件的大多数能量消耗发生在电路逻辑状态切换时，禁止部分或者所有的芯片逻辑转换，可以节约相当多的能量而不丢失任何数据或者操作信息。,TMS320C62x/C67x/C64x系列DSP的CPU数据通路分别如图所示。 其数据通路的主要组成部分如下： 2个通用寄存器组（

4、A和B）； 8个功能单元（.L1，.L2，.S1，.S2，.M1，.M2，.D1和.D2）； 2个存储器读取数据通路（LD1和LD2）； 2个存储器存储数据通路（ST1和ST2）； 2个数据寻址通路（DA1和DA2）； 2个寄存器组数据交叉通路（1和2）；,1通用寄存器组 TMS320C62x/C67x DSP中有16个可用寄存器对支持40位和64位数据，在TMS320C64x DSP中有32个这样的寄存器对。 2数据通路的功能单元 TMS320C6000 DSP数据通路中的8个功能单元可以分为2组，每组具有4个单元。每个数据通路中的功能单元与另一个数据通路中对应的单元有几乎相同的功能。,3寄

5、存器组交叉通路 每个功能单元可以直接对其各自所处的数据通路的寄存器组进行读写操作，即.L1，.S1，.D1和.M1单元将数据写入寄存器组A，.L2，.S2，.D2和.M2单元将数据写入寄存器组B中。2个寄存器组必须通过交叉通路1和2与另一侧的寄存器组的功能单元相连，才能达到对另一寄存器组进行操作的目的。交叉通路允许一侧的数据通路功能单元访问另一侧的寄存器组的32位操作数，1通路允许数据通路A的功能单元从寄存器组B读取它的源操作数，2通路允许B的功能单元从寄存器组A读取其源操作数。 TMS320C62x/C67x DSP，其8个功能单元中的6个功能单元通过交叉通路访问另一侧的寄存器组，其中，.M

6、1，.M2，.S1和.S2单元的src2输入在交叉通路和自己通路的寄存器组之间可选，对于.L1和.L2，src1和src2输入在交叉通路和自己的寄存器组之间亦可选。,4存储器存取通路 在TMS320C62x/C67x DSP中有2个32位的通路用于数据从存储器读取到寄存器组中。读取到寄存器组A的通路为LD1，读取到寄存器组B的通路为LD2。TMS320C67x的2个寄存器组A和B还存在第2个32位读取通路。因此允许LDDW指令同时读取2个32位的值到寄存器组A和2个32位值到寄存器组B。TMS320C62x/C67x中还存在2个32位通路ST1和ST2，分别将2个寄存器组的寄存器数据存入存储器

7、中。 5数据地址通路 DA1和DA2资源及相关的数据通路分别表示为T1和T2。T1由DA1地址通路和LD1及ST1数据通路组成。对于TMS320C64x和TMS320C67x，LD1包括LD1a和LD1b以支持64位的读取。对于TMS320C64x，ST1包括ST1a和ST1b以支持64位的存储。类似的，T2由DA2地址通路和LD2以及ST2数据通路组成。TMS320C64x和TMS320C67x的LD2包括LD2a和LD2b以支持64位的读取。TMS320C64x的ST2包括ST2a和ST2b，支持64位的存储。T1和T2出现在功能单元内用于读取和存储指令。,6TMS320C6000控制寄存

8、器组 对控制寄存器组访问的功能单元为.S2。访问控制寄存器的指令为MVC。表2-3列出了TMS320C6000系列DSP的控制寄存器组包含的控制寄存器及其功能描述。,图2-16所示的阴影部分为程序存储控制器和数据存储器控制器在TMS320C62x/C67x DSP结构中的位置。,2.2 TMS320C6000系列DSP的存储器,程序存储器,1片内程序存储器控制器 程序存储控制器在TMS320C62x/C67x DSP结构中的位置见图2-16。主要完成以下功能： 对CPU或者DMA提交的访问内部程序存储器的请求进行仲裁； 对CPU提交的通过外部存储器接口访问外部存储器的请求进行处理； 当内部程序

9、存储器设置为Cache时进行维护。,2片内程序存储器 TMS320C6201/C6204/C6205/C6701的内部程序存储器可以由用户配置为Cache或存储器映射的程序空间，如图2-17所示。它包括64KB的RAM，或者与之相当的2K个256位的取指包或16K个32位的指令。通过程序存储控制器，CPU具备单周期的吞吐量，通过256位宽与内部程序空间相连。,程序存储器,程序存储器,TMS320C6202(B)/C6203(B)的程序Cache空间提供另一种以存储器映射块为操作方式的块存储模式，两块程序存储区可以独立访问。允许对一个存储区进行程序取指的同时在另一个存储区进行DMA访问，如图2-

10、18所示。,数据存储器,1数据存储器控制器 数据存储器控制器在TMS320C62x/C67x DSP结构中的位置见图2-16，具有如下功能： 对CPU和DMA控制器访问内部数据存储器的申请进行仲裁； 对CPU访问EMIF的申请进行处理； 作为CPU通过外设总线控制器访问内部集成外设的桥梁； CPU请求数据读并写到内部程序存储器；或者通过外围设备总线控制器的内部集成外设以及EMIF； DMA控制器请求对内部数据存储器进行读写； CPU不能通过数据存储控制器访问内部程序存储器。,数据存储器,2内部数据存储器 （1）TMS320C6201/C6204/C6205内部数据存储器的结构 数据存储器组成见

11、表2-14。,数据存储器,同其他块相连的数据存储器控制器框图见图2-21。,数据存储器,（2）TMS320C6701内部数据存储器的结构 TMS320C6701的内部数据存储器容量为64KB，分为两块，占据地址为8000 0000h80007 FFFh和8000 8000h8000 FFFFh，便于CPU和DMA控制器或CPU的A和B侧对两块中的数据同时存取而不发生冲突。表2-15和图2-22列出数据存储器组成和连接图。,数据存储器,（3）内部存储器的双CPU访问 （3）内部存储器的双CPU访问 CPU和DMA均可以对8位字节、16位字的数据进行读写，数据存储控制器对每个16位的块进行单独的仲

12、裁，尽管是对16位宽的字执行，但块具有字节使能功能以支持字节宽数据的访问。 （4）内部存储器的DMA访问 DMA控制器可以与CPU同时进行对片内数据RAM的访问，只要它们要存取的数据位于不同的块中，或是位于相同块的不同Bank中。如果都要访问同一个存储体，就会产生资源冲突，此时通过设置的DMA/CPU优先级来决定访问顺序。,二级内部存储器,TMS320C621x/C671x/C64x片内存储器的最主要特点是作为高速缓存使用，并且分为level1和level2两级。程序Cache和数据Cache组成共享二级存储器L2。图2-23为TMS320C621x/C671xDSP中二级存储器框图。,二级内

13、部存储器,图2-24为TMS320C6000二级缓存框图。,二级内部存储器,1一级程序Cache（L1P） L1P是第一级的程序缓冲，它只能用做缓存，不能设置为映射存储器，也没有冻结和直通模式。在结构上L1P是64行的直接映射式缓存，每行大小为64字节。对L1P中数据的申请只能以行为单位，因此每个申请提交的地址中的低6位都将被忽略，接着的6位被看做该地址对应数据在缓存中的映射位置的索引。CPU中32位地址中剩下的位将作为申请数据的唯一的标记，如图2-25所示。 L1D只能作为缓存，不能作为映射的存储器。同时也没有冻结和直通的模式，L1D的结构框图见图2-28。,二级内部存储器,2一级数据Cac

14、he（L1D） 一级数据Cache（L1D）是含有64个集的4KB的双路联合集缓存，每行大小为32字节，由于存取的最小单位为字，所以每一个申请提交的地址的最低2位都将被L1D忽略，位2作为字地址，位3和位4作为4个8字节子行的选择子，其后的6位选择缓存中相应的组，地址中剩余的其他位作为申请数据的唯一标示，如图2-27所示。,二级内部存储器,3二级Cache（L2） L1P和L1D都可以对L2二级存储器进行存取操作。当L1P和L1D发生缺失时，首先会向L2发出申请，L2如何回应该请求取决于L2的状态。L2有5种操作模式，取决于CCFG寄存器的设置，图2-29是TMS320C62x的CCFG控制寄

15、存器。,外部存储器接口,2.3.1 外部存储器接口概述 EMIF是外部存储器和TMS320C6000片内其他单元的接口，CPU访问外部存储器必须通过外部存储器接口（EMIF）为各种外部器件提供无缝接口。其数据宽度为32位，可寻址的空间为4GB，数据吞吐能力可以达到932Mb/s，支持的器件类型如下： 流水线式同步突发RAM（SBSRAM）； 同步动态RAM（SDRAM）； 异步器件，包括SRAM，ROM和FIFO等； 外部共享存储器。 TMS320C620 x/C670 x的EMIF通过4种请求器处理外部总线请求： CPU程序取指的片内程序存储器控制器； CPU数据取指的片内数据存储器控制器；

16、 片内直接存储器存取控制器； 外部共享存储器设备的控制器（通过EMIF仲裁信号）。,外部存储器接口,当同时存在多个请求同时到达，EMIF根据优先级进行仲裁并响应各个请求。TMS320C620 x/C670 xDSP中的EMIF位置如图2-30的阴影部分。,外部存储器接口EMIF,1TMS320C6201/C6701的外部存储器接口 图2-31为TMS320C6201/C6701外部存储器接口信号图。表2-17为接口信号的详细说明。,外部存储器接口EMIF,2TMS320C621x/C671x外部存储器接口 TMS320C621x/C671x的EMIF接口信号如图2-32所示。表2-18为TMS320C621x/C671x的EMIF接口信号说明。,外部存储器接口EMIF,TMS320C621x/C671x的EMIF接口信号具有如下的特点： 所有与TMS320C621x/C671x接口的存储器必须在ECLKOUT下工作。 SDRAM、SBSRAM和异步信号合并复用。因为不需要进行后台刷新，一个系统允许同时