第2章 微处理器与总线

1、第2章 微处理器与总线,主要内容,微处理器概述 8088/8086微处理器 总线的一般概念 *80386微处理器 *Pentium 4微处理器,返回,2.1 微处理器概述,微处理器的功能 微处理器的基本组成,了解：,返回,微处理器的功能,是计算机系统的核心 能够进行算术运算和逻辑运算 根据指令实现各种相应的运算 实现少量数据的暂存 实现与存储器和I/O接口的信息通信 能够提供系统所需的定时和控制信号 能够响应输入输出设备发出的中断请求,返回,运算器 控制器 内部寄存器组（可视为运算器的一部分）,微处理器的基本组成,返回,实现数据的算术运算和逻辑运算,运算器,算术逻辑单元（ALU） 通用或专用寄

2、存器组 内部总线,控制器,控制程序的执行，是整个系统的指挥中心,指令控制功能 时序控制功能 操作控制功能,返回,2.2 8088/8086微处理器,返回,主要内容：,8088/8086CPU的特点 8088CPU外部引线及功能 8088CPU的内部结构和特点 8088CPU内部寄存器的功能 8088的工作时序,2.2.1 8088/8086CPU的特点,程序与指令 指令执行的一般过程 指令的串行执行与并行流水线执行 内存的分段管理技术 支持多处理器系统 8088/8086CPU的主要特点,了解：,返回,程序 具有一定功能的指令的有序集合 指令 由人向计算机发出的、能够为计算机所识 别的命令。,

3、1、程序和指令,返回,取指令 指令译码 读取操作数 执行指令 存放结果,2、指令执行的一般过程,返回,串行工作方式 控制器和运算器交替工作，按顺序完成上述 指令执行过程。,3、串行和并行方式的指令流水线,返回,8088以前的CPU采用串行工作方式,并行工作方式 运算器和控制器可同时工作，加快了程序 的运行速度。,8088CPU采用并行工作方式,返回,4、内存的分段管理技术,段基地址（16位） 段内偏移地址（16位） 物理地址（20位）,返回,5、支持多处理器系统,最小模式（单处理器模式） 最大模式（多处理器模式）,8088可工作于两种模式下 最小模式 最大模式 最小模式为单处理器模式，控制信号

4、较少，一般可不必接总线控制器。 最大模式为多处理器模式，控制信号较多，须通过总线控制器与总线相连。,8088CPU的两种工作模式,返回,最小模式下的连接示意图,返回,最大模式下的连接示意图,返回,时钟发生器8284,返回,时钟信号发生器提供系统所需要的时钟信号: 一个是在X1 与X2 引脚间接上晶体，由晶体振荡器产生时钟信号； 另一个是由EFI引脚加入的外接振荡信号产生时钟信号,地址锁存器8282(74LS373),返回,返回,总线驱动器8286(74LS245),总线控制器8288,返回,两种工作模式的选择方式,8088是工作在最小还是最大模式由MN/MX端状态决定。MN/MX=0工作于最大

5、模式，反之工作于最小模式,返回,采用并行流水线工作方式 通过设置指令预取队列实现 对内存空间实行分段管理 将内存分为4个段并设置地址段寄 存器，以实现对1MB空间的寻址 支持多处理器系统,CPU内部结构,存储器寻址部分,工作模式,6、8088/8086 CPU的特点,返回,引脚定义的方法可大致分为： 每个引脚只传送一种信息（RD等）； 引脚电平高低不同，信号不同（IO/M等）； CPU工作于不同方式有不同的名称和定义（WR/LOCK 等）； 分时复用引脚（AD7AD0 等） ； 引脚的输入和输出分别传送不同的信息（RQ/GT）,2.2.2 8088CPU的引线及功能,返回,处理器芯片引脚图,返

6、回,主要引线（最小模式下）,地址线和数据线： AD7-AD0：低8位地址和数据信号分时复用。 在传送地址信号时为单向，传送 数据信号时为双向。 A19-A16： 高4位地址信号和状态信号分时 复用。 A15-A8 ： 输出中8位地址信号。,返回,WR： 写信号； RD： 读信号； IO/M：为“0”表示访问内存， 为“1”表示访问接口； DEN： 低电平有效时，允许进行读/写操作； RESET：复位信号。,控制线和状态线,主要引线（最小模式下）,例：,当WR=1，RD=0，IO/M=0时， 表示CPU当前正在进行读存储器操作,返回,INTR：可屏蔽中断请求输入端 NMI： 非屏蔽中断请求输入端

7、(该引脚上的中 断请求信号不能用软件屏蔽) INTA：中断响应输出端,主要引线（最小模式下）,中断请求和响应信号,返回,HOLD：总线保持请求信号输入端。当CPU以外的 其他设备要求占用总线时，通过该引脚 向CPU发出请求。 HLDA：总线保持响应信号输出端。CPU对HOLD信 号的响应信号。,主要引线（最小模式下）,总线保持信号,返回,2.2.3 8088CPU的功能结构,8088内部由两部分组成： 执行单元（EU） 总线接口单元（BIU）,返回,一、8088/8086CPU的内部结构,返回,运算器 8个通用寄存器 1个标志寄存器 EU部分控制电路,执行单元(EU),组成,指令译码 指令执行

8、 暂存中间运算结果 保存运算结果特征,在标志寄存器FLAGS中,在ALU中完成,在通用寄存器中,功能,返回,总线接口单元(BIU),从内存中取指令到指令预取队列； 负责与内存或输入/输出接口之间的数据传送； 在执行转移程序时，使指令预取队列复位， 并从指定的新地址取指令，并立即传给执行 单元执行。,段寄存器 指令指针寄存器 指令队列 地址加法器 总线控制逻辑,组成,功能,返回,结论,指令预取队列的存在使EU和BIU两个部分 可同时进行工作，从而 提高了CPU的效率； 降低了对存储器存取速度的要求。,返回,二、8088的内部寄存器,含14个16位寄存器，按功能可分为三类 8个通用寄存器 4个段寄

9、存器 2个控制寄存器,深入理解：每个寄存器中数据的含义,返回,1、通用寄存器,数据寄存器（AX，BX，CX，DX） 地址指针寄存器（SP，BP） 变址寄存器（SI，DI）,返回,8088含4个16位数据寄存器，它们又可分为8个 8位寄存器，即： AX BX CX DX,数据寄存器,AH，AL,CH，CL,BH，BL,DH，DL,数据寄存器特有的习惯用法,AX：累加器。所有I/O指令都通过AX与接口传送 信息，中间运算结果也多放于AX中； BX：基址寄存器。在间接寻址中用于存放基地 址； CX：计数寄存器。用于在循环或串操作指令中存 放计数值； DX：数据寄存器。在间接寻址的I/O指令中存放 I

10、/O端口地址；在32位乘除法运算时，存放 高16位数。,返回,地址指针寄存器,SP：堆栈指针寄存器，其内容为栈顶的偏移 地址； BP：基址指针寄存器，常用于在访问内存时 存放内存单元的偏移地址。,返回,作为通用寄存器，二者均可用于存放数据； 作为基址寄存器，用BX表示所寻找的数据在数据段；用BP则表示所寻找的数据在堆栈段。,BX与BP在应用上的区别,变址寄存器,SI：源变址寄存器 DI：目标变址寄存器 变址寄存器常用于指令的间接寻址或变址寻址。 特别是在串操作指令中： SI存放源操作数的偏移地址 DI存放目标操作数的偏移地址,返回,2、段寄存器,用于存放相应逻辑段的段基地址。 CS：代码段寄存

11、器：存放指令代码 DS：数据段寄存器 ES：附加段寄存器 SS：堆栈段寄存器：指示堆栈区域的位置,存放操作数,返回,3、控制寄存器,IP：指令指针寄存器，其内容为下一条要执行指令 的偏移地址 FLAGS：标志寄存器，存放运算结果的特征(16位寄 存器，7位未使用。) 6个状态标志位（CF，SF，AF，PF，OF，ZF） 3个控制标志位（IF，TF，DF）,返回,D15,D0,OF DF IF TF SF ZF AF PF CF,进借位标志,奇偶标志,半进借位标志,零标志,符号标志,单步中断,中断允许,方向标志,溢出标志,1-有进、借位 0-无进、借位,1-低8位有偶数个1 0-低8位有奇数个1

12、,1-低4位向高4位有进、借位 0-低4位向高4位无进、借位,1-结果为0 0-结果不为0,8088/8086标志寄存器,2.2.4 8088/8086CPU的存储器组织,物理地址(20位) 逻辑地址,段基地址(16位) 段内偏移地址(16位),物理地址段基地址段内偏移地址,？,返回,物理地址,逻辑地址,8088/8086：20条地址线 可寻址最大物理内存容量为1MB(220),但8088/8086的内部总线和内部寄存器均为16位，因此需要通过对存储器分段生成20位地址。,段基地址和段内偏移地址称为逻辑地址。通常写成： XXXXH：YYYYH 前者是段基地址，后者是段内偏移地址（相对地址）,返

13、回,段基地址（16位）, , ,31,0,15,0 0 0 0,段基地址（16位）,段首地址, , ,19,0,4, , ,返回,段基地址与段首地址的关系,物理地址与段基地址、段首地址、段内偏移地址的关系,段基地址 =6000H 段首地址 偏移地址 物理地址,数据段,60009H,00H,12H,60000H,0009H,返回,物理地址由段基地址和偏移地址组成,物理地址=段基地址16+偏移地址,0 0 0 0,段首地址, , ,19,0,4, , ,偏移地址,+,物理地址,物理地址与逻辑地址的关系,返回,例：,已知 CS=1055H， DS=250AH ES=2EF0H SS=8FF0H 某操

14、作数偏移地址=0204H， 画出各段在内存中的分布、段首地址及操作数的物 理地址。,返回,设操作数在数据段，则操 作数的物理地址为： 250AH 16+0204H = 252A4H,10550H,250A0H,2EF00H,8FF00H,CS,DS,ES,SS,解：,返回,说明：CPU中四个段寄存器之间可以重合、重叠、紧密连接或间隔分开。,CS 0000,IP,代码段,DS或ES 0000,SI、DI或BX,SS 0000,SP或BP,数据段,堆栈段,存储器,段寄存器和偏移地址寄存器组合关系,返回,堆栈及堆栈段的使用,每次入栈和出栈均以字为单位； 采用“先进后出，后进先出”的原则； SS存放堆

15、栈段地址，SP存放段内偏移地址，SS：SP构成堆栈指针； 堆栈是内存中一个特殊区域，用于存放暂时不用或需要保护的数据。 常用于响应中断或子程序调用。,返回,2.2.5 8088/8086CPU的工作时序,时序的概念：CPU各引脚信号在时间上的关系 总线周期：CPU完成一次访问内存（或接口）操 作所需要的时间。一个总线周期至少 包括4个时钟周期。 时钟周期：由时钟发生器产生，是计算机内部最 小的时间单位。,返回,概述 总线的基本功能 常用系统总线和外设总线标准,2.3 系统总线,返回,2.3.1 概述,1、含义： 是一组导线和相关的控制、驱动电路的集合。 是计算机系统各部件之间传输地址、数据和控

16、制信 息的通道。,返回,2、总线分类,CPU总线(CPU-其他部件) 系统总线(主机-I/O接口) 外部总线(微机-外设),片内总线 片外总线,按相对CPU的位置分,按层次结构分,地址总线（AB） 数据总线（DB） 控制总线（CB）,按传送信息的类型分,返回,3、总线结构,单总线结构 特点：简单 数据传输效率和速度慢 总线竞争严重,返回,多总线结构,面向CPU的双总线结构 面向主存的双总线结构,双总线结构 多总线结构,返回,面向CPU的双总线结构,特点：存储器与I/O接口间无直接通道，需通过CPU 中转。,返回,面向存储器的双总线结构,特点：在单总线结构基础上增加一条CPU到存储器 的高速总线,返回,4、总线的主要性能指标,总线带宽（B/S）：单位时间内总线上可传送 的数据量 总线位宽（bit）：总线能同时传送的数据位数 总线的工作频率（MHz）：工作频率越高总线工作 速度越快，总线宽度越宽