数字逻辑81.ppt

1、2. 4 TTL 集成门电路,（TransistorTransistor Logic）,输入级,中间级,输出级,TTL 反相器,输入短路电流 IIS,二、静态特性,1. 输入特性,(1) 输入伏安特性：,UIL,UIH,低电平输入电流 IIL,高电平输入电流或输入端漏电流 IIH,即：当 Ri 为 2.5 k 以上电阻时，输入由低电平变为高电平,(2) 输入端负载特性：,T2、T4饱和导通,Ri = Ron 开门电阻（2.5 k）,Ron,T2、T4 截止,Ri = Roff 关门电阻（ 0.7 k）,即：当 Ri 为 0 .7 k 以下电阻时 , 输入端相当于低电平。,Roff,0.7 V,

2、1.4 V,指出下列门电路的输出是何种状态(高电平、低电平)。,2. 输出特性,iO,在输出为低电平条件下，带灌电流负载能力 IOL 可达 16 mA,0.3V,受功耗限制，带拉电流负载能力 IOH 可一般为 - 400 A,3.6V,注意：,输出短路电流 IOS 可达 - 33 mA，将造成器件过热烧毁 ，故门电路输出端不能接地！,3. 电压传输特性：,A,B,AB 段：,uI 0.5 V ，,uB1 1.3 V ，,T2 、T4 截止， T3 、D 导通。,截止区,3.6V,BC 段：,T2 开始导通(放大区)，T4 仍截止。,C,线性区,D,转折区,E,饱和区,0.3V,CD 段：,反相

3、器的 阈值电压(或 门槛电压),DE 段：,uI 1.4 V ，,T2 、T4 饱和导通， T3 、D 截止。,uO = UOL 0.3 V,阈值电压,4. 输入端噪声容限,uI,uO,G1,G2,输出高电平,典型值 = 3.6 V,输出低电平,典型值 = 0.3 V,输入高电平,典型值 = 3.6 V,输入低电平,典型值 = 0.3 V,UNH 允许叠加的负向噪声电压的最大值,G2 输入高电平时的噪声容限：,UNL 允许叠加的正向噪声电压的最大值,G2 输入低电平时的噪声容限：,A=0时，T2、T5截止，T3、T4导通，Y=1。,A=1时，T2、T5导通，T3、T4截止，Y=0。,TTL非门

4、,2. 4. 3 TTL 集电极开路门和三态门,一、集电极开路门OC 门(Open Collector Gate),1. 电路组成及符号,OC 门必须外接负载电阻 和电源才能正常工作。,可以线与连接 V CC 根据电路 需要进行选择,2. OC 门的主要特点,线与连接举例：,+V CC,RC,线与,Y,Y,外接电阻 RC 的估算：,n OC 与非门的个数,m 负载与非门的个数,k 每个与非门输入端的个数,IIH,IOH,IOH ：OC门截止时的反向漏电流。,IIH ：与非门高电平输入电流(流入 接在线上的每个门的输入端),1,1. RC 最大值的估算, UOH min,RC ,外接电阻 RC

5、的估算：,2. RC 最小值的估算,0,最不利的情况：,只有一个 OC 门导通，iR 和 iI 都流入该门。,IOL： OC 门带灌电流负载的能力。,iI,IIL,IOL,IIL ：与非门低电平输入电流(每个门只有一个，与输入端的个数无关), IOL,iR ,RC ,二、 输出三态门 TSL门(Three - State Logic),(1) 使能端低电平有效,1. 电路组成,使能端,(2) 使能端高电平有效,EN,以使能端低电平有效为例：,2. 三态门的工作原理,P,Q,P = 1（高电平）,电路处于正常工作状态：,D3 截止，,（Y = 0 或 1）,使能端,P = 0 (低电平),D3

6、导通,T2 、T4截止,uQ 1 V,T3、D 截止,输出端与上、下均断开,可能输出状态： 0、1 或高阻态,Q,P, 高阻态,记做 Y = Z,使能端,3. 应用举例：,(1) 用做多路开关,(2) 用于信号双向传输,(3) 构成数据总线,数据总线,注意：,任何时刻，只允许一个三态门使能， 其余为高阻态。,TTL系列集成电路,74：标准系列，前面介绍的TTL门电路都属于74系列，其典型电路与非门的平均传输时间tpd10ns，平均功耗P10mW。,74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd6ns，平均功耗P22mW。,74S：肖特基系列，是在74H系列

7、基础上改进得到的，其典型电路与非门的平均传输时间tpd3ns，平均功耗P19mW。,74LS：低功耗肖特基系列，是在74S系列基础上改进得到的，其典型电路与非门的平均传输时间tpd9ns，平均功耗P2mW。74LS系列产品具有最佳的综合性能，是TTL集成电路的主流，是应用最广的系列。,2. 3 MOS 管的开关特性,(电压控制型),MOS（Mental Oxide Semiconductor） 金属 氧化物 半导体场效应管,一、 静态特性,1. 结构和特性：,(1) N 沟道,栅极 G,漏极 D,B,源极 S,3V,4V,5V,uGS = 6V,可 变 电 阻 区,恒流区,UTN,iD,开启电

8、压 UTN = 2 V,衬 底,漏极特性,转移特性,uDS = 6V,截止区,P 沟道增强型 MOS 管 与 N 沟道有对偶关系。,(2) P 沟道,栅极 G,漏极 D,B,源极 S,iD,衬 底,开启电压 UTP = - 2 V,参考方向,2. MOS管的开关作用：,(1) N 沟道增强型 MOS 管,开启电压 UTN = 2 V,(2) P 沟道增强型 MOS 管,开启电压 UTP = - 2 V,2. 4 CMOS 集成门电路,2. 4. 1 CMOS 反相器,一、电路组成及工作原理,uA,uGSN,uGSP,TN,TP,uY,0 V, UTN, UTP,截止,导通,10 V,10 V,

9、 UTN, UTP,导通,截止,0 V,UTN = 2 V,UTP = - 2 V,输入端保护电路:,C1、C2 栅极等效输入电容,(1) 0 uA VDD + uDF,(2) uA VDD + uDF,D 导通电压： uDF = 0.5 0.7 V,(3) uA - uDF,二极管导通时，限制了电容两端电压的增加。,保护网络,D1、D2、D3 截止,D2、D3 导通,uG = VDD + uDF,D1 导通,uG = - uDF,二、静态特性,1. 电压传输特性：,iD,A,B,C,D,E,F,UTN,VDD,UTH,UTP,UNL,UNH,AB 段：,uI UTN ，,uO = VDD 、

10、 iD 0， 功耗极小。,TN 截止、TP 导通，,BC 段：,TN 导通，uO 略下降。,CD 段：,TN、TP 均导通。,DE、EF 段：,与 BC、AB 段对应，TN、TP 的状态与之相反。,转折电压,指为规定值时，允许波动的最大范围。,UNL：,输入为低电平时的噪声容限。,UNH：,输入为高电平时的噪声容限。,= 0.3VDD,噪声容限：,2. 电流传输特性：,iD,UTH,电压传输特性,电流传输特性,AB、EF 段： TN、TP总有一个为 截止状态，故 iD 0 。,CD 段： TN、Tp 均导通，流过两管的漏极电流达到最大值 iD = iD（max) 。,阈值电压：,UTH = 0

11、.5 VDD,（VDD = 3 18 V）,2. 4. 2 CMOS 与非门、或非门、与门和或门,A B,TN1 TP1 TN2 TP2,Y,0 0,0 1,1 0,1 1,截,通,截,通,通,通,通,截,截,通,截,截,截,截,通,通,1,1,1,0,与非门,一、CMOS 与非门,Y =,或非门,二、CMOS 或非门,A B,TN1 TP1 TN2 TP2,Y,0 0,0 1,1 0,1 1,截,通,截,通,通,通,通,截,截,通,截,截,截,截,通,通,1,0,0,0,三、CMOS 与门和或门,1. CMOS 与门,2. CMOS 或门,四、带缓冲的 CMOS 与非门和或非门,1. 基本电

12、路的主要缺点,(1) 电路的输出特性不对称：,当输入状态不同时，输出等效电阻不同。,(2) 电压传输特性发生偏移，导致噪声容限下降。,2. 带缓冲的门电路,在原电路的输入端和输出端加反相器。,A,B,Y,与非门,或非门,同理,缓冲,或非门,与非门,缓冲,2. 4. 3 CMOS 与或非门和异或门,一、CMOS 与或非门,1. 电路组成：,A,B,C,D,Y,2. 工作原理：,由CMOS 基本电路(与非门和反相器)组成。,二、CMOS 异或门,1. 电路组成：,A,B,Y,2. 工作原理：,由CMOS 基本电路(与非门)组成。,2. 4. 4 CMOS 传输门、三态门和漏极开路门,一、 CMOS传输门,(双向模拟开关),1. 电路组成：,2. 工作原理：,TN、TP均导通，,TN、TP均截止，,导通电阻小(几百欧姆),关断电阻大 ( 109 ),(TG 门 Transmission Gate),二、CMOS 三态门,1. 电路组成,2. 工作原理,Y 与上、下都断开,TP2、TN2 均截止,Y = Z(高阻态 非 1 非 0),TP2、TN2 均导通,1,0,控制