电子科技大学-数字电路电子秒表-计数器.ppt

1、电子秒表 （计数器的测试）,1、了解异步计数器的工作原理。 2、掌握异步计数器的测试方法。 3、掌握调试电路、排除电路故障的正确 方法。,一、实验目的,74LS90是异步二 五十进制加法计数器， 它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。,1、2/5 分频异步加法计数器 74LS90,二、实验原理,74LS90功能表,当R01R02=1，S91S92=0时，无论时钟如何，输出全部清0。 当S91S92=1时，无论时钟和清0信号R01、R02如何，输出就置9。这说明清0、置9都是异步操作，而且置9是优先的，所以称R01、R02为异步清0端，S91、S92为异步置9端。,当满足

2、R01R02=0、S91S92=0时电路才能执行计数操作，根据CP1、CP2的各种接法可以实现不同的计数功能。当计数脉冲从CP1输入，CP2不加信号时，QA端输出2分频信号，即实现二进制计数。当CP1不加信号，计数脉冲从CP2输入时，QD、 QC、QB实现五进制计数。,实现十进制计数有两种接法。一种是8421 BCD码接法，先模2计数，后模5计数，由QD、QC、 QB、QA 输出8421 BCD码，最高位QD作进位输出。另一种是5421 BCD码接法，先模5计数，后模2计数，由QA、QD、 QC、QB输出5421 BCD码，最高位Q作进位输出，波形对称。,注意: R0、R9均为高电平有效 CP

3、为下降沿触发,74LS90计数器自由计数框图,底板上CKA为原理图中CP1 底板上CKB为原理图中CP2,QA,CP1,QD,五进制,QB,QC,CP2,2-5分频十进制计数器,注意：QD是高位,8421BCD码连接方式,74LS90构成五进制计数器,(a) 8421 BCD码接法； (b) 5421 BCD码接法,74LS90构成十进制计数器的两种接法,74LS90没有专门的进位端，用输出最高位作为下一级时钟。 例：用两片74LS90构成输出为0019循环的二十进制计数器。（第一级接为十进制，第二级接为二进制）,CP,74LS90的级联,二十进制计数器,用74LS90实现模 100 计数器和

4、模54计数器,模 100 计数器,模54计数器,（6）,（9）,（2）,（1）,2、2/6分频异步加法计数器74LS92,74LS92内部由4个主从触发器，除2计数器及计数周期长度为除6的三位2进制计数器组成，QA与B相连可构成十二进制计数器。,74LS92复位计数功能表,74LS92计数器内部框图,2-6分频十二进制计数器,QA,CPA,QD,六进制,QB,QC,CP2,实验中所用六进制计数器 外部时钟从CPA加入，将QA与CPB相连构成十二进制，取其中QC 、QB、QA构成六进制。,74LS92的QC、QB、QA (六进制)与74LS90的 QD、QC、QB 、QA (十进制)构成递增六十

5、 进制计数器。,74LS90/92构成六十进制计数器,实验电路板,计数器的测试 注意R0(1)即底板B点应接地。 （1）计数器IC4接成五进制形式，RO(1)接地，CKB接1Hz的TTL信号，QDQB接实验板上译码显示输入端C、B、A ，测试并记录其逻辑功能。,三、实验内容,（2） 计数器IC5接成8421BCD码十进制形式， CKA接1Hz的TTL信号，测试并记录其逻辑功能。,（3） 将计数器IC5 、IC6接成二十进制计数器， CKA接1Hz的TTL信号，测试并记录其逻辑功能。,（4）将计数器IC6、IC7级联成六十进 制计数器，CKA接1Hz的TTL信号， 测试并记录其逻辑功能。,1 2

6、 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18,（5）计数器IC7接成十二进制形式，CKA接12KHz连续脉冲，测试并记录其输出(QA 、 QB、QC 、QD)波形图。（CKA和QA、QA和QB、QB和QC、 QC和QD两两对应观察）。,12进制计数器两位数码管输出,思考题,1、时钟发生器除了用555实现以外，还 可以有哪些方案？ 2、试画出用一片74LS90实现七进制计 数的电路原理图。,下次实验预习,预习报告内容:教材实验任务中思考题,电子秒表 （综合测试）,两种接法的状态表,任意模值计数器,集成计数器可以加适当反馈电路后构成任意模值计数器。 设计数器的

7、最大计数值为N，若要得到一个模值为M(N)的计数器，则只要在N进制计数器的顺序计数过程中，设法使之跳过(N-M)个状态，只在M个状态中循环就可以了。通常MSI计数器都有清0、置数等多个控制端，因此实现模M计数器的基本方法有两种：一种是反馈清0法(或称复位法)， 另一种是反馈置数法(或称置数法)。,因为74LS90有异步清0和异步置9功能，并有8421BCD码和5421BCD码两种接法，因此可以用四种方案设计。,用74LS90实现模7计数器, 异步清0法 计数范围是 06， 计到7时异步清0。,清0法8421BCD码态序表, 计数器输出QD、QC、QB、QA 的有效状态为00000101，计到0

8、110时异步清0，译码状态为0110，利用部分译码设计译码门，故R01R02=QCQBQA，即当QC、QB、QA全为高时R01R02=1，使计数器复位到全0状态。,7,计数器输出QA、QD、QC、QB 的有效状态为 00001001，计到 1010 时异步清0，译码门逻辑方程为R01R02=QCQA。两种接法的波形图和逻辑电路分别如图 (a)、 (b)所示。从波形图中可看出，在过渡态 0111 和 1010 中，输出端都有“毛刺”，这是异步清0产生的。,清0法5421BCD码态序表,清0法逻辑图和时序图（实现七进制） (a) 8421 BCD码接法； (b) 5421 BCD码接法,(a),(

9、b),以9为起始状态，按9、0、1、2、3、4、5 顺序计数，计到 6 时异步置 9。, 反馈置 9 法,置9法8421BCD码态序表,8421 BCD码接法。态序表如表所示，译码逻辑方程为S91S92=QCQB，其逻辑电路如图 (a)所示。,态,7,置9法5421 BCD码态序表,5421 BCD码接法。态序表如表所示，译码逻辑方程为S91S92=QAQB，其逻辑电路如图 (b)所示。,置9法逻辑图（实现七进制） (a) 8421 BCD码接法； (b) 5421 BCD码接法,(b),(a),因一片74LS90的最大计数值为10，故实现模54计数器需要用两片74LS90。 可将M分解为 54=69，用两片74LS90分别组成8421BCD码模 6、模