实验九计数器的设计

1、最新资料推荐 实验九计数器的设计实验目的熟悉 j-k 触发器的逻辑功能， 掌握 j-k 触发器构成异步计数器和同步计数器。一、实验仪器及器件1、试验箱，万用表，示波器2、74ls73, 74ls00，74ls08，74ls20二、实验原理（ 1）74ls194移位寄存器芯片 74ls194是一种移位寄存器，具有左移、右移，并行送数、保持和清除五项功能。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出。vccq0q 1q2q3cpmb mbcrs1s0工作状态0xx置零100保持101右

2、移110左移crdsd0d 1d2d3d slg111并行送数1最新资料推荐 74ls194功能表74ls194引脚图（2）双 j-k 触发器 74ls73jqqgkqq74ls73引脚图cprkvcccprj74ls73是一种双 j-k 触发器（下降沿触发），它只有在时钟脉冲的状态发生变化是， 发生在时钟脉冲的下降沿。 并且只有在下降沿的转换瞬间才对输入做出响应。本实验采用集成j-k 触发器 74ls73构成时序电路。表达式： qn+1nn=j（q） +kq1、k 触发器设计16 进制异步计数器，用逻辑分析仪分析观察cp和各输出波形步骤一：列出真值表：2最新资料推荐 步骤二：选择门电路：我认

3、为可以用四个 74ls93，来实现这一功能，所有的，都接入高电平，此时表达式变从而四级触发器就会有四级分频。同时由于要求异步计数器所以，把上一级的输出接入下一级的输入，实现异步计数器，相应的由于分频的原因，的频率逐次减少为上一级一半，从而实现十六进制。步骤三：列出理论的波形图片：3最新资料推荐 步骤四：用 proteus仿真步骤五：用逻辑分析仪观察波形1、用 jk 触发器设计一个16 进制同步计数器，用逻辑分析仪观察cp和各输出的波形步骤一：列出真值表：4最新资料推荐 步骤二：选择门电路：我认为可以用四个 74ls93，来实现这一功能，第一级的， 都接入高电平。 同时由于要求同步计数器所以，

4、所以一定要同时接入四个计数器的输入端， 然后仿照异步计数器的思想，我们还是需要把第二级的频率做二分， 这个很简单，我们可以把作为输入接入， 这样当时钟下降沿来到， 并且是高电平时第二级是翻转状态于是第二级输出高电平， 实现了二分频率；对于第三级我们需要它四分频率，也就是要一起控制第三级， 也就是接入一个与门， 让都是时才改变第三级的输出， 同理对于第四级需要一起控制，就还是要两输入与门一个输入是一个输入是即可。步骤三：列出理论的波形图片：5最新资料推荐 步骤四：用 proteus仿真步骤五：用逻辑分析仪分析6最新资料推荐 2、用 jk 触发器和门电路设计一个具有置零， 保持，左移，右移，并行送

5、数功能的二进制四位计数器模仿 74ls194功能。步骤一：列出真值表：crs1s0工作状态0xx置零100保持101右移110左移111并行送数步骤二：写出逻辑表达式如下：步骤三：化简逻辑表达式 又由 jk 触发器的特性方程：表达式：qn+1nn=j（q） kq；所以可得：j =k =qj2=k=q33ab2j1=k =qcj0=k 0=q1d步骤四：选用门电路7最新资料推荐 输入为 abcd，输出为 qaqbqcqd，s1s0 控制功能，对于开关的关闭与打开分别接入电平和高电平， 输出连接示波器以及； 核心部分是四组俩个输入与门， 每一组都是负责控制一个触发器工作状态，相当于四选一的选择开关

6、。 下面接入一个四输入与非门， 对于每个触发器，a清除状态就是接入低电平， ，所以就是串联接入一个开关即可；b 并行送数就是输出的数据与输入的开关所表示的数据一致， 开关变化输出也变化， 所以需要在， 之间接入一个反相器， 使得 jk 反向，输入是 0 则 j 为 0；k 为 1；于是输出 0 。输入是 1 则 j 为1，k 为 0，输出为 1；实现了同步控制。c而保持状态则是使得此状态时，4 个两数入与门中只有一个工作并且，那个与门的结果由这一个jk 触发器上次的输出来决定，从而上次输出什么这次还是输出什么，保持不变；d左移，首先需要有一个补充的数据输入开关，连接到最右边的jk触发器，之后每

7、当时钟下降沿到达之后左边的jk 触发器数据都会等于右边 jk 触发器的数据，也就是右边的输出接入4 个两输入与门对应的左移控制门中，之后最右边的左移输入控制门接入一个输入数据开关。e右移，首先需要有一个补充的数据输入开关，连接到最左边的jk触发器，之后每当时钟下降沿到达之后右边的jk 触发器数据都会等于左边 jk 触发器的数据，也就是左边的输出接入4 个两输入与门对8最新资料推荐 应的右移控制门中，之后最左边的右移输入控制门接入一个输入数据开关。步骤五：仿真电路图如下4、用 jk 触发器和门电路设计一个特殊的12 进制同步计数器，其十进制的状态转换图为：步骤一：列出真值表如下所示9最新资料推荐

8、 步骤二：按照真值表来画出卡诺图：10最新资料推荐 步骤三：经过整理后最终的逻辑表达式为步骤四：选用合适的门电路， 实验箱中没有或门所以我用三个与非门代替一个或门，第一个 jk 触发器 jk 连接高电平；第二个 jk 触发器jk连接 q0，之后的或门比如 q1q0+q3q2就是 q1q0接一个与非门；q3q2接一个与非门；之后前面两个与非门的输出接入一个新的与非门就可以了；步骤五：在仿真软件下仿真如下：11最新资料推荐 步骤六：得到仿真结果波形图如下：12最新资料推荐 三、实验内容内容一：用 jk 触发器设计 16 进制异步计数器，用逻辑分析仪分析观察 cp和各输出波形内容二：用 jk 触发器

9、设计一个16 进制同步计数器，用逻辑分析仪观察cp和各输出的波形内容三：用 jk 触发器和门电路设计一个具有置零， 保持，左移，右移，并行送数功能的二进制四位计数器模仿 74ls194功能。13最新资料推荐 4 、用 jk 触发器和门电路设计一个特殊的12 进制同步计数器， 其十进制的状态转换图为：五 . 实验分析及总结1、k 触发器设计 16 进制异步计数器，用逻辑分析仪分析观察cp和各输出波形步骤一：列出真值表：14最新资料推荐 步骤二：选择门电路：我认为可以用四个 74ls93，来实现这一功能，所有的，都接入高电平，此时表达式变从而四级触发器就会有四级分频。同时由于要求异步计数器所以，把

10、上一级的输出接入下一级的输入，实现异步计数器，相应的由于分频的原因，的频率逐次减少为上一级一半，从而实现十六进制。步骤三：列出理论的波形图片：步骤四：用 proteus仿真步骤五：用逻辑分析仪观察波形15最新资料推荐 步骤六：实验结果分析：在实际进行实验前需要把原理弄懂还有注意事项都要考虑到位， 对于实验的现象要能够解释， 对于实验过程中一些奇怪的结果需要自己找出问题并解决， 比如某个输出和真值表不同， 这时应该停下来观察分析自己的电路，找出错误并改正过来。观察输出波形可见， 这是一个明显的十六进制的输出波形， 而且并没有明显的竞争冒险现象， 所以我觉得实验很成功， 与预计的试压结果基本一致，

11、16最新资料推荐 2、jk 触发器设计一个16 进制同步计数器，用逻辑分析仪观察cp和各输出的波形步骤一：列出真值表：步骤二：选择门电路：我认为可以用四个 74ls93，来实现这一功能，第一级的， 都接入高电平。 同时由于要求同步计数器所以， 所以一定要同时接入四个计数器的输入端， 然后仿照异步计数器的思想，我们还是需要把第二级的频率做二分， 这个很简单，我们可以把作为输入接入， 这样当时钟下降沿来到， 并且是高电平时第二级是翻转状态于是第二级输出高电平， 实现了二分频率；对于第三级我们需要它四分频率，也就是要一起控制第三级， 也就是接入一个与门， 让都是时才改变第三级的输出， 同理对于第四级

12、需要一起控制，就还是要两输入与门一个输入是一个输入是即可。17最新资料推荐 步骤三：列出理论的波形图片：步骤四：用 proteus仿真步骤五：用逻辑分析仪分析18最新资料推荐 步骤六、实验结果分析：观察输出波形可见， 这是一个明显的十六进制的输出波形， 而且并没有明显的竞争冒险现象， 所以我觉得实验很成功， 与预计的试压结果基本一致，示波器的调节关乎到波形是否稳定和是否好观测实验结果，探头为 10:1 ，实验中应先调至稳定可观测波形，可以调节触发源、周期、分度值等。面对一些十分复杂的电路时要冷静分析，保持头脑清醒，画真值表、卡诺图等来进行分析运算。 保持耐心的心态和细致、 严谨的工作态度。3、

13、用 jk 触发器和门电路设计一个具有置零， 保持，左移，右移，并行送数功能的二进制四位计数器模仿 74ls194功能。步骤一：列出真值表：crs1s0工作状态19最新资料推荐 0xx置零100保持101右移110左移111并行送数步骤二：写出逻辑表达式如下：步骤三：化简逻辑表达式 又由 jk 触发器的特性方程：表达式：qn+1nn=j（q） kq；所以可得：j3=k3=qaj2=k2=qbj1=k1=qcj0=k0=qd步骤四：选用门电路输入为 abcd，输出为 qaqbqcqd，s1s0 控制功能，对于开关的关闭与打开分别接入电平和高电平，输出连接示波器以及； 核心部分是四组俩个输入与门，

14、每一组都是负责控制一个触发器工作状态，20最新资料推荐 相当于四选一的选择开关。 下面接入一个四输入与非门， 对于每个触发器，a清除状态就是接入低电平， ，所以就是串联接入一个开关即可；b 并行送数就是输出的数据与输入的开关所表示的数据一致， 开关变化输出也变化， 所以需要在， 之间接入一个反相器， 使得 jk 反向，输入是 0 则 j 为 0；k 为 1；于是输出 0 。输入是 1 则 j 为1，k 为 0，输出为 1；实现了同步控制。c而保持状态则是使得此状态时，4 个两数入与门中只有一个工作并且，那个与门的结果由这一个jk 触发器上次的输出来决定，从而上次输出什么这次还是输出什么，保持不

15、变；d左移，首先需要有一个补充的数据输入开关，连接到最右边的jk触发器，之后每当时钟下降沿到达之后左边的jk 触发器数据都会等于右边 jk 触发器的数据，也就是右边的输出接入4 个两输入与门对应的左移控制门中，之后最右边的左移输入控制门接入一个输入数据开关。e右移，首先需要有一个补充的数据输入开关，连接到最左边的jk触发器，之后每当时钟下降沿到达之后右边的jk 触发器数据都会等于左边 jk 触发器的数据，也就是左边的输出接入4 个两输入与门对应的右移控制门中，之后最左边的右移输入控制门接入一个输入数据开关。步骤五：仿真电路图如下21最新资料推荐 步骤六、实验结果模拟开关输入 01111、s1=

16、s0=1 时并行送数，输入数据为 0110 输出如下所示22最新资料推荐 分析与讨论：试验中我观察 led的闪烁情况， 结果很好，观察波形结果也很好， 基本成功了2、s1=0，s0=1 时，右移分析与讨论：此次实验，加深了对组合电路中竞争与冒险现象的理解，而且，学会23最新资料推荐 了如何简单地消除这种现象， 如用接入滤波电路、 引入选通脉冲、 修改逻辑设计等方法。观察第一行的黄色波谷， 对比第二三四行可见其不断向右移动， 所以成功了。3、s1=1,s0=0 时，左移分析与讨论在组合逻辑电路中， 分析了组合逻辑电路竞争冒险的产生， 及其判断和消除的方法， 其产生原因包括： 门电路开关电平的时间

17、差和门电路延迟时间。竞争冒险可以通过代数法、 卡诺图法、仿真法和实验法进行判断，采用引入选通脉冲、引入封锁脉冲、增加冗余项、接入滤波电容等手段以消除竞争冒险。观察第一行最右边的黄色波峰， 对比第二三四行可见其不断向左移动，24最新资料推荐 所以成功了。4、cr=0 时置零分析与讨论：面对一些十分复杂的电路时要冷静分析，保持头脑清醒，画真值表、卡诺图等来进行分析运算。保持耐心的心态和细致、严谨的工作态度。观察波形可见，所有波形全都是波谷， 与预料的一样所以成功了。5、s1=s0=0 时保持先是输入 0101 之后使其处于保持状态然后改变输入数据观察结果可以发现不论怎么改变输入，比如输入1111,

18、1110 但是输出仍为下图：25最新资料推荐 分析与讨论：问题：连接电线时线路太多弄混了。忘记每根线的意义了解决方法：在根据仿真电路图用实验箱实际连接电路时，需要连的线很多，比较容易混淆和弄错， 最好的方法是在有比较难连的线时，要在草稿纸上先列出那个点连到哪个点（例如y1a ）心得体会：要在纸上标记好每部分导线的作用这个结果与预料的一样所以成功了4、用 jk 触发器和门电路设计一个特殊的12 进制同步计数器，其十进制的状态转换图为：步骤一：列出真值表如下所示26最新资料推荐 步骤二：按照真值表来画出卡诺图：27最新资料推荐 步骤三：经过整理后最终的逻辑表达式为步骤四：选用合适的门电路， 实验箱

19、中没有或门所以我用三个与非门代替一个或门，第一个 jk 触发器 jk 连接高电平；第二个 jk 触发器jk连接 q0，之后的或门比如 q1q0+q3q2就是 q1q0接一个与非门；q3q2接一个与非门；之后前面两个与非门的输出接入一个新的与非门就可以了；步骤五：在仿真软件下仿真如下：28最新资料推荐 步骤六：得到仿真结果波形图如下：试验中得到的结果如下：29最新资料推荐 分析：问题：我发现实验箱中缺少或门解决方法：运用公式找到替代门电路即可。心得体会：遇到的非门较多， 而实验箱中只有与非门， 连线时需要一定的耐心。在根据仿真电路图用实验箱实际连接电路时， 需要连的线很多， 比较容易混淆和弄错， 最好的方法是在有比较难连的线时， 要在草稿纸上先列出那个点连到哪个点（例如 y1a ）1、在组合逻辑电路中，分析了组合逻辑电路竞争冒险的产生，及其判断和消除的方法， 其产生原因包括： 门电路开关电平的时间差和门电路延迟时间。 竞争冒险可以通过代数法、 卡诺图法、仿真法和实验30最新资料推荐 法进行判断，采用引入选通脉冲、引入封锁脉冲、增加冗余项、接入滤波电容等手段以消除竞争冒险。2、在根据仿真电路图用实验箱实际连接电路时，需要连的线很多，比较容易混淆和弄错， 最好的方法是在有比较难连的线时， 要在草稿纸上先列出那个点连到哪个点（例如 y1a ）3、在实际进行实验前需要把原理弄懂