实验八 加、减法器_第1页
实验八 加、减法器_第2页
实验八 加、减法器_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、实验八 加、减法器 数字逻辑电路加法器一、 实验目的1.了解二进制加法，加法计数器的工作过程。2.学会计数器的调整及测试。二、 实验仪器及器件稳压电源 一台实验板 一块数字万用表 一块集成块 74LS74 74LS112 74LS76 74LS93三、 实验内容及说明该电路是二进制并行加法器，是一种能并行产生两个二进制数算术和的组合逻辑部件.采用4位二进制并行加法器设计一个用余3码表示的1位十进制数加法器。 根据余3码的特点，两个余3码表示的十进制数相加时，需要对相加结果进行修正。修正法则是：若相加结果无进位产生，则和需要减3；若相加结果有进位产生，则和需要加3。据此，可用两片4位二进制并行加

2、法器和一个反相器实现给定功能，逻辑电路图如图7.6所示。其中，片用来对两个1位十进制数的余3码进行相加，片用来对相加结果进行修正。修正控制函数为片的进位输出FC4，当FC4=0时，将片的和输出送至片，并将其加上二进制数1101(即采用补码实现运算结果减二进制数0011)；当FC4=1时，将片的和输出送至片，并将其加上二进制数0011，片的和输出即为两余3码相加的和数。 图7.6 逻辑电路图四位二进制并行加法器T693构成思想如下： 第i位全加器的进位输出函数表达式为 Ci = AiBi+(Ai+Bi)Ci-1 令 Ai+BiPi （进位传递函数） AiBiGi （进位产生函数） 则有 Ci=PiCi-1+Gi 于是，当i=1、2、3、4时，可得到4位并行加法器各位的进位输出函数表达式为 C1=P1C0+G1 C2=P2C1+G2=P2P1C0+P2G1+G2 C3=P3C2+G3=P3P2P1C0+P3P2G1+P3G2+G3 C4=P4C3+G4=P4P3P2P1C0+P4P3P2G1+P4P3G2+P4G3+G4 由于C1C4是Pi、Gi和C0的函数，而Pi、Gi又是 Ai、Bi的函数，所以，在输入Ai、Bi和C0之后，可以同时产生C1C4。通常将根据Pi、Gi和C0形成C1C4的逻辑电路称为先行进位发生器。采用先行进位

人人文库> 全部分类> 行业资料 > 信息产业

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论