第七讲(Arm硬件设计及外设驱动编程⑤).ppt

1、嵌入式ARM系统设计与开发,第七讲 Arm硬件设计及外设驱动编程,主要内容,7.1 ARM启动代码分析 7.2 AD、DA驱动程序设计,基于ARM的芯片多数为复杂的片上系统，这种复杂系统里的多数硬件模块都是可配置的，需要由软件来设置其需要的工作状态。因此在用户的应用程序之前，需要由专门的一段代码来完成对系统的初始化。由于这类代码直接面对处理器内核和硬件控制器进行编程，一般都是用汇编语言。一般通用的内容包括： 中断向量表 初始化存储器系统 初始化堆栈 初始化有特殊要求的断口，设备 初始化用户程序执行环境 改变处理器模式 呼叫主应用程序,8.1 ARM启动代码分析,1. 中断向量表 ARM要求中断

2、向量表必须放置在从0地址开始，连续8X4字节的空间内。每当一个中断发生以后，ARM处理器便强制把PC指针置为向量表中对应中断类型的地址值。因为每个中断只占据向量表中1个字的存储空间，只能放置一条ARM指令，使程序跳转到存储器的其他地方，再执行中断处理。中断向量表的程序实现通常如下表示： AREA Boot ,CODE, READONLY ENTRY B ResetHandler B UndefHandler B SWIHandler B PreAbortHandler B DataAbortHandler B B IRQHandler B FIQHandler 其中关键字ENTRY是指定编译器

3、保留这段代码，因为编译器可能会认为这是一段亢余代码而加以优化。链接的时候要确保这段代码被链接在0地址处，并且作为整个程序的入口。,2. 初始化存储器系统(1)存储器类型和时序配置 通常Flash和SRAM同属于静态存储器类型，可以合用同一个存储器端口；而DRAM因为有动态刷新和地址线复用等特性，通常配有专用的存储器端口。 存储器端口的接口时序优化是非常重要的，这会影响到整个系统的性能。因为一般系统运行的速度瓶颈都存在于存储器访问，所以存储器访问时序应尽可能的快；而同时又要考虑到由此带来的稳定性问题。(2)存储器地址分布 一种典型的情况是启动ROM的地址重映射。,3. 初始化堆栈 因为ARM有7

4、种执行状态，每一种状态的堆栈指针寄存器（SP）都是独立的。因此，对程序中需要用到的每一种模式都要给SP定义一个堆栈地址。方法是改变状态寄存器内的状态位，使处理器切换到不同的状态，让后给SP赋值。注意：不要切换到User模式进行User模式的堆栈设置，因为进入User模式后就不能再操作CPSR回到别的模式了，可能会对接下去的程序执行造成影响。 这是一段堆栈初始化的代码示例，其中只定义了三种模式的SP指针： MRS R0,CPSR BIC R0,R0,#MODEMASK 安全起见，屏蔽模式位以外的其他位 ORR R1,R0,#IRQMODE MSR CPSR_cxfs,R1 LDR SP,=Und

5、efStack ORR R1,R0,#FIQMODE MSR CPSR_cxsf,R1 LDR SP,=FIQStack ORR R1,R0,#SVCMODE MSR CPSR_cxsf,R1 LDR SP,=SVCStack,4. 初始化有特殊要求的端口，设备 5. 初始化应用程序执行环境 映像一开始总是存储在ROMFlash里面的，其RO部分即可以在ROMFlash里面执行，也可以转移到速度更快的RAM中执行；而RW和ZI这两部分是必须转移到可写的RAM里去。所谓应用程序执行环境的初始化，就是完成必要的从ROM到RAM的数据传输和内容清零。 下面是在ADS下，一种常用存储器模型的直接实现：

6、 LDR r0,=|Image$RO$Limit| 得到RW数据源的起始地址 LDR r1,=|Image$RW$Base| RW区在RAM里的执行区起始地址 LDR r2,=|Image$ZI$Base| ZI区在RAM里面的起始地址 CMP r0,r1 比较它们是否相等 BEQ %F1 0 CMP r1,r3 LDRCC r2,r0,#4 STRCC r2,r1,#4 BCC %B0 1 LDR r1,=|Image$ZI$Limit| MOV r2,#0 2 CMP r3,r1 STRCC r2,r3,#4 BCC %B2,程序实现了RW数据的拷贝和ZI区域的清零功能。其中引用到的4个符

7、号是由链接器第一输出的。 |Image$RO$Limit|：表示RO区末地址后面的地址，即RW数据源的起始地址 |Image$RW$Base|：RW区在RAM里的执行区起始地址，也就是编译器选项RW_Base指定的地址 |Image$ZI$Base|：ZI区在RAM里面的起始地址 |Image$ZI$Limit|：ZI区在RAM里面的结束地址后面的一个地址 程序先把ROM里|Image$RO$Limt|开始的RW初始数据拷贝到RAM里面|Image$RW$Base|开始的地址，当RAM这边的目标地址到达|Image$ZI$Base|后就表示RW区的结束和ZI区的开始，接下去就对这片ZI区进行清

8、零操作，直到遇到结束地址|Image$ZI$Limit|,6. 改变处理器模式 因为在初始化过程中，许多操作需要在特权模式下才能进行（比如对CPSR的修改），所以要特别注意不能过早的进入用户模式。 内核级的中断使能也可以考虑在这一步进行。如果系统中另外存在一个专门的中断控制器，这么做总是安全的。 7. 呼叫主应用程序 当所有的系统初始化工作完成之后，就需要把程序流程转入主应用程序。最简单的一种情况是： IMPORT main B main 直接从启动代码跳转到应用程序的主函数入口，当然主函数名字可以由用户随便定义。 在ARM ADS环境中，还另外提供了一套系统级的呼叫机制。 IMPORT _m

9、ain B _main _main()是编译系统提供的一个函数，负责完成库函数的初始化和初始化应用程序执行环境，最后自动跳转到main()函数。,数模转换器（简称D/A转换器或DAC）,能够将数字信号转换成模拟信号的电路。,模数转换器（简称A/D转换器或ADC）,能够将模拟信号转换成数字信号的电路。,ADC和DAC是沟通模拟电路和数字电路的桥梁，也可称之为两者之间的接口，在各种系统中应用很广。,因为输入的模拟量在时间上是连续的，,一、A/D转换原理,在A / D转换中，,而输出的数字信号是离 散量，,系列选定的瞬间对输入的模拟信号采样，,值转换为输出的数字量 。,A / D 转换过程包括四个步

10、骤 ：,所以进行转换时只能在一,然后再把这些采样,将取样得到的电压转换为相应的数字量需要一定的时间，,所以取样后必须把取样电压保持一段时间，以保证完成A/D转换。,A/D转换器接口,1. 取样和保持,取样（也称采样）是将时间上连续变化的信号，转换为时间上离散的信号，即将时间上连续变化的模拟量转换为一系列等间隔的脉冲，脉冲的幅度取决于输入模拟量。,为了保证能从采样信号将原信号恢复，要求：,fS ： 采样频率 ；,fi max ：,vi 的最高频率分量。, 采样定理,在工程设计中通常取：,模拟信号经采样后，得到一系列样值脉冲。采样脉冲宽度一般是很短暂的，在下一个采样脉冲到来之前，应暂时保持所取得的

11、样值脉冲幅度，以便进行转换。一般取样与保持过程都是同时完成的。,在采样脉冲S(t)到来的时间内，VT导通， vI向电容C充电，假定充电时间远小于，则：vO(t) vC(t) vI(t)。（采样）,采样结束，VT截止，电容无放电回路，输出电压得以保持，直到下一个采样脉冲到来为止。（保持）,采样门,跟随器,vI,采样,保持,2. 量化和编码,数字信号不仅在时间上是离散的，,而且数值大小的变化,这就是说，,是某个规定的最小数量单位的整数倍。,因此 ，,在进行 A / D 转换时也必须把采样电压化为这个,这个转化过程就叫做 “量化”。,所取的最小数量单位叫做量化单位，,显然，数字信号最低有效位的“1”

12、代表的数量就等于。,把量化的结果用代码 (二进制或二 十 进制 )表示出来，,称为 “ 编码 ” ，,也是不连续的。,任何一个数字量的大小只能,最小单位 的整数倍。,用“”表示。,这些代码就是A/D转换的输出结果。,由于模拟电压是连续的，它不一定能被整除，,因而量化过程不可避免地会引入误差,“量化误差”。,量化误差为原理误差，是不可消除的，位数越大，误差越小。,采用不同方法划分量化电平，会有不同的误差。,3. 量化的方法与量化误差,（1）舍尾取整法,当vI的尾数时，舍尾取整。,这种方法0，,000,000,011,101,100,001,（2）四舍五入法,当vI的尾数/2时，舍尾取整。,这种方

13、法可正可负，,当vI的尾数/2时，舍尾入整。,000,001,100,110,100,010,4、 ADC的主要技术指标,1、分辨率,分辨率=,例如，A/D转换器的输出为12位二进制数，最大输入模拟信号为10V，则其分辨率为：,分辨率指A/D转换器对输入模拟信号的分辨能力。从理论上讲，一个n位二进制数输出的A/D转换器应能区分输入模拟电压的2n个不同量级，能区分输入模拟电压的最小差异为 （满量程输入的1/2n）。,ADC的主要技术指标有转换精度和转换速度。,2. 转换误差 它表示A/D转换器实际输出的数字量和理论上输出的数字量之间的差别。常用最低有效位的倍数表示。,例如，转换误差 。就表明实际

14、输出的数字量和理论上应得到的输出数字量之间的误差小于最低位的半个字。,3、转换时间,转换时间是指A/D转换器从接到转换启动信号开始，到输出端获得稳定的数字信号所经过的时间。 A/D转换器的转换速度主要取决于转换电路的类型，不同类型A/D转换器的转换速度相差很大。 双积分型ADC的转换速度最慢，需几百毫秒左右； 逐次逼近式ADC的转换速度较快，需几十微秒； 并行比较型ADC的转换速度最快，仅需几十纳秒。,S3C2440 AD转换器,一、D/A转换器的基本工作原理,D/A转换器实质上是一个译码器（解码器），将输入的二进制数字量转换成模拟量，并以电压或电流的形式输出。,D/A转换器,将输入的每一位二

15、进制代码按其权值大小转换成相应的模拟量，然后将代表各位的模拟量相加，则所得的总模拟量就与数字量成正比，这样便实现了从数字量到模拟量的转换。,1、数/模转换方法：,DAC的输出特性:,DAC输出模拟量的大小与输入数字量大小成正比：,两个相邻数码转换出的电压值之间的差值，是信息所能分辨的最小量(1 LSB)；最大输入数字量对应的输出电压值(绝对值)用FSR表示。,2、D/A转换器的一般构成,D/A转换器一般由数码缓冲寄存器、模拟电子开关、参考电压、解码网络和求和电路等组成。,数字量以串行或并行方式输入，并存储在数码缓冲寄存器中；寄存器的输出驱动对应数位上的电子开关，将在解码网络中获得的相应数位的权

16、值送入求和电路；求和电路将各位权值相加，便得到与数字量对应的模拟量。,按解码网络的结构不同，有权电阻网络DAC、倒T型电阻网络DAC、 权电流型DAC等。,二、权电阻网络D/A转换器,“权电阻”：,电阻值的大小与对应数字量的权重密切相关。,di = 1 时，,Si 接VREF ；,di = 0 时，,Si 接地 。,“电子开关”：,1、电路构成,权电阻,双向模拟开关,求和电路,运放组成反相求和电路实现各支路电流相加并转换成电压输出。,“求和电路”：,二、权电阻网络D/A转换器,2、工作原理,运放工作在线性区，,虚地，,U-=0。,若di=0，,Si接地，,Ii=0,若di=1，,Si接VREF

17、，,I0=,VREF,8R,I = I3 + I2 + I1 + I0,输入的数字量,二、权电阻网络D/A转换器,2、工作原理,对于n位的DAC，输出电压的计算式为：,3、电路特点：,（1）结构简单；,（2）电阻的阻值相差较大，在位数多时，很难保证精度。,输出电压的范围：,单位电压,极性与参考电压相反。,三、倒T型电阻网络D/A转换器,1、电路构成,解码电路中，电阻只有R和2R两种，并构成倒T型电阻网络。当di=1时，相应的开关Si接到求和点；当di=0时，相应的开关Si接地。但由于虚短，求和点和地相连，所以不论开关如何转向，电阻2R总是与地相连。流经2R电阻上的支路电流与开关状态无关。,求和

18、点,虚地,2、工作原理,求和点,虚地,从每个节点向左看，等效电阻均为2R；整个网络的等效输入电阻为R。,流入求和点的各支路电流为：,流入求和点的电流为：,运算放大器的输出电压为：,即输出的模拟电压uO正比于输入的数字量NB，从而实现了从数字量到模拟量的转换。,应用：它是目前集成D/A转换器中转换速度较高且使用 较多的一种，如8位D/A转换器DAC0832，就是采用倒 T型电阻网络。,3、倒T型电阻网络DAC的特点： 优点：电阻种类少，只有R和2R，提高了制造精度； 而且支路电流同时流入求和点，不存在时间差，因而提 高了转换速度。,四、权电流型D/A 转换器,各支路恒流源的大小与对应数字量的权重成正比。,若Di=0，,Si接地，,Ii不能加到运放输入端,若Di=1，,Si将对应的恒流源加到运放输入端,对于n位的DAC：,五、D/A 转换器的主要技术指标,DAC的主要技术指标有：转换精度、转换速度。,1、