数字电路与数字逻辑 第5章_触发器.ppt

1、第五章 触 发 器,5-1 概述,5-3 触发器的逻辑功能及其描述方法,5-2 触发器的电路结构 与动作特点,4-1 概 述 P185,一.触发器的必备特点,1.具有两个能自行保持的稳态(1态或0态)；,2.外加触发信号时，电路的输出状态可以翻转；,3.在触发信号消失后，能将获得的新态保存下来。,从电路结构不同分,从逻辑功能不同分,1). RS触发器,3).主从触发器,1).基本触发器,二.触发器的分类,2).同步触发器,4).边沿触发器,2). JK触发器,4). D触发器,3). T触发器,数字电路: 分组合逻辑电路和时序逻辑电路两大类,组合逻辑电路的基本单元是基本门,时序逻辑电路的基本单

2、元是触发器,5-2 触发器的电路结构与动作特点,5-2-1.基本RS触发器,一.电路结构与工作原理,1.电路结构（以与非门构成为例）,Q,约束条件：,非号表示“0” 触发有效，,脚标“D”表示直接 触发，,电路结构和逻辑符号,0,0,0,0,0,1,1,1,1,1,不允许,置1,清0,保持,0,1,原态0,1,1,1,0,原态1,保持,3、特性表,0 1,不允许,1*,1,置 1,清 0,0,Qn,保 持,Qn+1,说 明,0 0,1 0,1 1,1,1,0,1,1,0,2、工作原理,（0触发有效）,SD由0到1,RD由0到1,1,0,0,1,0,1,1,0,1,1,1,0,1,0,0,0,1

3、,1,不符合触发器的逻辑关系,由以上分析可得基本RS触发器的特点：,（1）触发器的次态不仅与输入信号状态有关，而且与触发器的现态有关。 （2）电路具有两个稳定状态，在无外来触发信号作用时，电路将保持原状态不变（记忆能力）。 （3）在外加触发信号有效时，电路可以触发翻转，实现置0或置1。 （4）触发信号采用电平信号，属于电平控制触发。 （5）输入端不能同时加有效触发信号。（约束条件） RS触发器：凡是具有置0、置1和保持功能的触发器就是 RS触发器,特性表（真值表）,现态：触发信号作用之前的状态，也就是触发器原来的稳定状态。,功能描述,（1）,次态：触发信号作用后触发器的新的稳定状态。,次态Qn

4、+1的卡诺图,特性方程,（2）,特性方程,特性方程：描述触发器次态Qn+1与输入及现态Qn之间的逻辑关系的逻辑函数表达式,状态图,描述触发器的状态转换关系及转换条件的图形称为状态图,0,1,1/,1/,10/,01/,（3）,输入条件,反映触发器输入信号取值和状态之间对应关系的图形称为时序图,不允许,维持不变,（4）,时序图,置1,置0,置1,置1,置1,保持,4. 逻辑符号,因此：,二. 动作特点,用D作脚标,S,R,Q,与非门构成：,或非门组成：,1 触发有效，,SD 端是置1端，,RD 端是清0端，,0 触发有效，,既同步RS触发器,触发器的翻转不是由输入信号控制，而是由外加的时钟脉冲控

5、制。,5-2-2. 同步 RS触发器 P189,G1、G2 门构成基本RS 触发器，,受C P控制的触发器称为时钟触发器。,或时钟脉冲，简称时钟，用 C P 表示,时间控制信号也称同步信号，或时钟信号，,CP,R,S,G1,G2,G3,G4,1. 同步RS触发器的电路结构,一、电路结构与工作原理,在数字系统中，如果要求某些触发器在同一时刻动作，,就必须给这些触发器引入时间控制信号。,G3、G4 门构成输入控制电路。,2. 工作原理（ 1 触发有效）,CP=0 时，G3、G4 门封锁，触发信号不起作用。,CP=1，在 S 端触发时， Q=1,CP=1，在 R 端 触发时， Q=0,1,1,1,1

6、,1,1,1,1,0,0,0,0,0,0,CP=1 时，G3、G4 门打开，触发信号可加到基本触发器上。,3. 特性表(1触发有效),CP R S Qn+1,0,1,1,1,0 0,0 1,1 0,1 1,1,0,X X,1,5.逻辑符号,不允许,置 1,清 0,保 持,说 明,保 持,4. 几点说明,1)图示同步RS 触发器为 1 触发有效；,2)表中*表示:若 R、S 端同时触发，则当 R 、S 端的触发信号同时消失时，电路的次态不定；,3)输入端的约束条件为 RS = 0。,C1,CP,续,波形图,不变,不变,不变,不变,不变,不变,置1,置0,置1,置0,保持,动作特点：在 CP =

7、1 的全部时间里，R、S 端信号的变化都将引起触发器输出状态的变化。,1 2,S,R,Q,CP,三、输出电压波形举例,二. 动作特点,缺点：抗干扰能力差。,异步置位端,异步复位端,干扰信号,跳变,1 . 电路结构,主触发器、从触发器均为同步RS 触发器，,5-2-3. 主从触发器,一 . 主从RS触发器,但，它们的CP信号相位相反。,从触发器,主触发器,Q,G5-G8门组成主触发器；,G1-G4门组成从触发器。,3. 特性表,CP R S Qn+1,0,0 0,0 1,1 0,1 1,X X,Qn,1,0,CP G7、G8 G3、G4 工 作 情 况,CP=1 时,CP=0 时,打 开,封 锁

8、,封 锁,打 开,主触发器工作从触发器保持,从触发器工作 主触发器保持,2、工作原理,4. 几点说明,1)图示主从RS 触发器 1 触发有效；,2)表中*表示：若 R、S 端同时触发，则在CP回到0后,输出状态不定；,3)输入端的约束条件为 RS = 0。,Qn,Q的状态根据R、S端的触发情况改变,Q = Q,注意：在CP的一个变化周期中，触发器输出状态只改变一次。,5. 逻辑符号,从触发器只能输出 CP=1期间，主触发器最后一 次变化所得到的状态。,在 CP=1期间，主触发器随 R、S端状态的改变而多次改变，但在CP下降沿到来时，从触发器最多只能改变一次。,6.动作特点,为使主从 RS 触发

9、器按其特性表正常工作， 必须在 CP=1 期间，使 R、S 端的状态保持不变。,1S,1R,C1,S,R,CP,带来的问题：,特别注意：,动作特点：,二、 主从JK触发器,主从RS触发器的缺点： 使用时有约束条件 RS=0,1电路结构,为此，将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门，这样，就构成了JK触发器。,2工作原理,1,1,0,1,1,0,1,0,1,0,1,1,0,1,1,0,3JK触发器逻辑功能的几种表示方法,(1）功能表：,（2）特性方程：,（3）状态转换图,（4）驱动表,例5.2.1 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初

10、始状态为0）。,在画主从触发器的波形图时，应注意以下两点： （1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）,（2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。,3主从T触发器和T触发器,将JK触发器的J和K相连作为T输入端就构成了T触发器。,T触发器特性方程：,当T触发器的输入端为T=1时， 称为T触发器。,T触发器的特性方程：,EWB演示JK组成的T触发器,4主从JK触发器存在的问题一次变化现象,例5.2.2 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。,0,1,0,1,1,1,0,1,1,0,1,1,0,0,1,1,0,1,由此

11、看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次变化现象。,2. 特性表,二. 主从 J K 触发器,1. 电路结构,Qn,CP J K,0,0 0,0 1,1 0,1 1,X X,1,0,J=K=0时, Qn+1=Qn,JK 时，Qn+1=J,J,K,Qn,Qn+1,计数状态下，电路的输出电压波形，随 CP 作用沿的到来自动改变。见图：,3 .几点说明,设初态Q=0,逻辑符号见下页,设：CP作用沿为下降沿,1,图示主从JK触发器：,1) 1触发有效；,2) 没有约束条件；,5. 动作特点,CP = 1 期间，由于反馈信号的作用，不管J、K端的状态有多少次跳变，

12、主触发器只能变化一次；,CP=1 期间，若 JK端的状态有跳变，则无法根据其特性表，正确判断电路的输出状态。,4. 逻辑符号,为使主从 JK 触发器按其特性表正常工作， 在 CP = 1期间，必须使JK 端的状态保持不变。,动作特点：,注意：图示主从JK触发器应该 对应CP下降沿确定Q端次态。,带来的问题：,特别强调：,5-2-4. 边沿触发器,为了提高触发器的抗干扰能力，希望触发器的次态仅仅取决于 CP 作用沿到达时刻，输入信号的状态。这样的触发器称为边沿触发器。,这里，重点介绍利用 CMOS 传输门构成的边沿 D 触发器,一、CMOS主从结构的边沿触发器,1电路结构:由CMOS逻辑门和CM

13、OS传输门组成,由于引入了传输门，该电路虽为主从结构，却没有一次变化问题， 具有边沿触发器的特性。,2工作原理,触发器的触发翻转分为两个节拍： （1）当CP变为1时，TG1开通，TG2关闭。主触发器接收D信号。 同时，TG3关闭，TG4开通，从触发器保持原状态不变。,（2）当CP由1变为0时，TG1关闭，TG2开通，主触发器自保持。 同时，TG3开通，TG4关闭，从触发器接收主触发器的状态。,设：D=1（原状态Q=0）,0,1,1,1,0,1,0,3带有RD端和SD端的 CMOS触发器,2.工作原理,CP TG 状态 主触发器 TG 状态 从触发器,CP = 0,CP = 1,TG1 导通,T

14、G2 截止,TG1 截止,TG2 导通,TG3 导通,TG4 导通,TG3 截止,TG4 截止,自行保持,自行保持,Q=D,1.电路结构,Q = Q= D,主触发器,从触发器,一.边沿D触发器,D,Q,CP,CP,CP,CP,3. 特性表,4、逻辑符号,无跳变,X,Qn,0,0,1,1,二. 动作特点,触发器保存下来的状态是CP 作用沿到达时刻的输入状态。,设初态Q=0,特别注意：当 D 端信号和 CP 作用沿同时跳变时，触发器存入的是 D 跳变前的状态。,0,0,例如：,说明,保持,存数,C1,1D,D,CP,CP,D,Qn+1,JK触发器也有边沿触发型的，其逻辑符号有：,上升沿触发有效,下

15、降沿触发有效,二、维持阻塞边沿D触发器 1D触发器的逻辑功能 D触发器只有一个触发输入端D，因此，逻辑关系非常简单；,D触发器的特性方程为：Qn+1=D,D触发器的状态转换图：,2维持阻塞边沿D触发器的结构及工作原理,（1）同步D触发器：,该电路满足D触发器 的逻辑功能，但有 同步触发器的空翻现象。,设：D=1,0,1,1,0,0,1,1,0,1,该触发器为上升沿触发。,（2）维持阻塞边沿D触发器,为了克服空翻，在原电路的基础上引入三根反馈线。,0,1,1,0,0,1,1,0,1,置1。 设：D=1,0,1,1,0,0,L1称为置1维持线。 L2称为置0阻塞线。,1,0,（2）维持阻塞边沿D触

16、发器,1,0,0,1,1,0,0,1,置0。 设：D=0,1,1,1,L3称为置0维持线。,0,1,可见，引入了维持线和阻塞线后，将触发器的触发翻转控制在CP上跳沿到来的一瞬间，并接收CP上跳沿到来前一瞬间的D信号。,例 已知维持阻塞D触发器的输入波形， 画出输出波形图。,解：在波形图时，应注意以下两点： （1）触发器的触发翻转发生在CP的上升沿。 （2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。,（3）触发器的直接置0和置1端,RD直接置0端，低电平有效； SD直接置1端；低电平有效。,RD和SD不受CP和D信号的影响，具有最高的优先级。,5.2.5 集成触发器,一、集成触发器

17、举例 1TTL主从JK触发器74LS72,特点：（1）有3个J端和3个K端，它们之间是与逻辑关系。 （2）带有直接置0端RD和直接置1端SD，都为低电平有效，不用时应接高电平。 （3）为主从型结构，CP下跳沿触发。,2高速CMOS边沿D触发器74HC74,特点：（1）单输入端的双D触发器。 （2）它们都带有直接置0端RD和直接置1端SD，为低电平有效。 （3）为CMOS边沿触发器，CP上升沿触发。,二、触发器功能的转换,1.用JK触发器转换成其他功能的触发器 （1）JKD 分别写出JK触发器和D触发器的特性方程,比较得：,画出逻辑图：,（2）JKT（T）,写出JK触发器和T触发器的特性方程：,

18、比较得：J=T，K=T。,令T=1，即可得T触发器。,2用D触发器转换成其他功能的触发器,（1）DJK,比较得：,画出逻辑图。,写出D触发器和JK触发器的特性方程：,（2）DT,（3）DT,三、触发器应用举例,例5.4.1 设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。,利用触发器的“记忆”作用，使抢答电路工作更可靠、稳定。,5-3 触发器的逻辑功能及其描述仿法,本节只讨论有时钟控制的触发器。,1. 特性表,一. RS触发器,凡在时钟控制下，逻辑功能符合此特性表的触发器就叫做

19、RS 触发器。,R S,0 0 1,0 1 0,0 1 1,1 0 0,1 0 1,1 1 0,1,1,1,0,0,0,不定,1 1 1,不定,D 触发器等。,T 触发器、,JK 触发器、,RS 触发器、,有时钟控制的触发器，从功能不同分:,0 0 0,2. 特性方程,3. 状态转换图,综上可知,描述触发器的逻辑功能有三种方法： 特性表、特性方程和状态转换图。,0,1,R = X,S = 0,R = 0,S = 1,R = 1,S = 0,R = 0,S = X,状态转换图可从特性表中归纳，,由特性表填卡诺图得特性方程：,Qn+1,=,S,+,Qn,RS = 0(约束条件）,二. JK触发器,

20、凡在时钟控制下，逻辑功能符合此特性表的触发器，就叫做 JK 触发器。,1. 特性表,3. 状态转换图,0,J = 0 K = X,J = X K = 0,J = 1 K = X,J = X K = 1,2. 特性方程,由特性表填卡诺图化简得：,1,J K Qn Qn+1,0 0 1,0 1 0,0 1 1,1 0 1,1 0 0,1 1 1,0 0 0,1,1,1,0,0,0,1,1 1 0,0,4. 逻辑符号,三. T 触发器,将JK触发器的 J、K 端连在一起，引出一个 T 端，就构成了 T 触发器。,T Qn Qn+1,0 0,0 1,1 0,1 1,1,0,1. 特性表,2. 特性方程

21、,3. 状态转换图,1,T=0,T=0,T = 1,T = 1,0,1,0,凡在时钟控制下，逻辑功能符合此特性表的触发器，就叫做T 触发器。,说明,保持,计数,四. D触发器,1. 特性表,2. 特性方程,3. 状态转换图,凡在时钟控制下，逻辑功能符合此特性表的触发器,就叫做 D 触发器。,D Qn Qn+1,0 1,1 0,1 1,0,0,1,1,0 0,0,1,D=1,D=0,D = 0,D = 1,5.3.2 触发器的电路结构与逻辑功能的关系,触发器的逻辑功能和电路结构是两个不同的概念。所谓逻辑功能，是指触发器的次态和现态及输入信号之间在稳态下的逻辑关系，这种逻辑关系可以用功能表、特性方程或状态转换图给出。根据逻辑功能的不同特点，我们把触发器分成了RS、JK、T、D等几种类型。 而基本RS触发器、同步RS触发器、主从触发器、边沿触发器等是指电路结构的不同形式。由于电路结构的不同，其动作特点也不同。,集成维持阻塞D触发器,D触发器的功能表,74LS74管脚排列图,集成负边沿JK触发器,JK触发器的功能表,74LS112管脚排列图,本章小结,1触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。 2描写触发器逻辑功能的方法主要有特性表、特性