简易数字频率计的设计

1、简易数字频率计的设计沈阳航空航天大学北方科技学院课程设计说明书课设题目简易数字频率计的设计专业电子信息工程班级B141201学号B04120119学生姓名刘胤麟指导教师赵婷婷日期2014.12.50简易数字频率计的设计沈航北方科技学院课程设计任务书教学系部信息工程系专业 电子信息工程课程设计题目简易数字频率计的设计班级B141201学号B04120119姓名刘胤麟课程设计时间 :14 年 11 月 4 日至14 年 12 月 5 日课程设计的内容及要求：（一）主要内容根据题目及基本要求（技术指标）查阅相关资料和书籍，设计（计算）电路，确定元器件参数（五天） 。待电路设计完成后，上机进行电路仿真

2、（使用 Multisim ）。仿真过程中用到的仪器、调试方法、排故过程及电路技术指标的测量要做记录，最终写到报告中（十天）。报告正文按目录要求撰写，其他内容见格式说明（五天）。（二）基本要求1.电路供电电源为单相交流市电。2.每次频率检测时间为1s。3.用四位LED 数码显示 0-9999Hz。（三）主要参考书低频电子线路张肃文高等教育出版社0简易数字频率计的设计电子线路集人民邮电出版社电子技术基础数字部分康华光高等教育出版社（四）评语（五）成绩指导教师年月日负责教师年月日0简易数字频率计的设计摘 要本次课设是针对简易数字频率计的设计。数字频率计主要由四个部分组成：时基电路，整形电路，控制电路

3、和显示电路组成。在一个测量周期过程中，由时基电路产生一标准时间信号控制阀门，调节时基电路中的电阻可产生需要的标准时间信号。信号输入整形电路中，经过整形，输出一方波，通过阀门后，计时器对其计数。当计数完毕，时基电路输出一个上升沿，使锁存器打开，计数器计数结果输入译码器，从而让显示器显示，达到测量频率的目的。关键词：频率计；译码器；锁存器；计数器；II简易数字频率计的设计目录1、绪论 -12、方案设计与论证 -22.1 计数法 -22.2 计时法 -22.3 方案的确定 -33、工作原理、硬件电路的设计或参数的计算-33.1 工作原理及框图 -33.2 时基电路的设计与仿真-43.3直流稳压电路设

4、计与仿真-63.4 控制电路设计 -73.5计数器电路-93.6 锁存器电路 -113.7 译码显示电路 -133.8 系统的工作原理分析-144、总体电路的仿真分析-175、实验心得体会 -20参考文献 -20附录：元器件清单-21附录：总体电路图-22IIII简易数字频率计的设计1、绪论随着电子技术的发展， 当前数字系统的设计正朝着速度快、容量大、体积小、重量轻的方向发展。推动该潮流迅猛发展的引擎就是日趋进步和完善的设计技术。目前数字频率计的设计可以直接面向用户需求， 根据系统的行为和功能要求，自上至下的逐层完成相应的描述、综合、优化、仿真与验证，直到生成器件。上述设计过程除了系统行为和功

5、能描述以外， 其余所有的设计过程几乎都可以用计算机来自动地完成， 也就是说做到了电子设计自动化 （EDA）。这样做可以大大地缩短系统的设计周期， 以适应当今品种多、 批量小的电子市场的需求， 提高产品的竞争能力。电子设计自动化（ EDA）的关键技术之一是要求用形式化方法来描述数字系统的硬件电路， 即要用所谓硬件描述语言来描述硬件电路。 所以硬件描述语言及相关的仿真、综合等技术的研究是当今电子设计自动化领域的一个重要课题。硬件描述语言的发展至今已有几十年的历史，并已成功地应用到系统的仿真、验证和设计综合等方面。到本世纪 80 年代后期，已出现了上百种的硬件描述语言，它们对设计自动化起到了促进和推

6、动作用。 但是，它们大多各自针对特定设计领域， 没有统一的标准， 从而使一般用户难以使用。 广大用户所期盼的是一种面向设计的多层次、多领域且得到一致认同的标准的硬件描述语言。80 年代后期由美国国防部开发的 VHDL（VHSIC Hardware DescriptionLanguage）语言恰好满足了上述这样的要求，并在1987年 12 月由 IEEE 标准化（定为 IEEEstd1076-1987标 准 ， 1993年 进 一 步 修 订 ， 被 定 为ANSI/IEEEstd1076-1993标准）。它的出现为电子设计自动化（EDA）的普及和推广奠定了坚实的基础。据1991 年有关统计表明

7、， VHDL语言业已被广大设计者所接受。另外，众多的 CAD厂商也纷纷使自己新开发的电子设计软件与 VHDL 语言兼容。由此可见，使用 VHDL语言来设计数字系统是电子设计技术的大势所趋。1简易数字频率计的设计2、方案设计与论证所谓频率，就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔 T 内测得这个周期性信号的重复变化次数为 N，则其频率可表示为 f=N/T 。其中 f 为被测信号的频率， N 为计数器所累计的脉冲个数， T 为 N 个脉冲所产生的时间。计数器所记录的结果就是被测信号的频率。测量频率的基本方法有两种：计数法和计时法，或称为测频法与测周法。2.1 计数法计 数 法

8、 又 称 测 频 法 ，是 将 被 测 信 号 通 过 一 个 定 时 闸 门 加 到计 数 器 进 行计数的方法，如果闸门打开的时间为T，计数器得到的计数值为N1，则被测频率为 f=N1/T 。改变时间 T，则可改变测量频率范围。设在 T 期间，计数器的精确计数值应为 N, 根据计数器的计数特性可知， N1 的绝对误差是N1=N+1,N1的相对误差为 N1=(N1-N)/N=1/N。由 N1的相对误差可知， N 的数值愈大，相对误差愈小，成反比关系。因此，在 f 以确定的条件下，为减少 N的相对误差，可通过增大 T 的方法来降低测量误差。 当 T 为某确定值时（通常取 1s），则有 f1=N

9、1, 而 f=N，故有 f1 的相对误差：f1=(f1-f)/f=1/f从上式可知 f1 的相对误差 f 成反比关系，即信号频率越高，误差越小 ；而信号 频率越 低 ，则测量误 差越大。 因此 测频 法适合用于对 高频 信号的测量，频率越高，测量精度也越高。2.2 计时法计时法又称为测周期法， 测周期法使用被测信号来控制闸门的开闭， 而将标准时基脉冲通过闸门加到计数器， 闸门在外信号的一个周期内打开， 这样计数器得到的计数值就是标准时基脉冲外信号的周期值， 然后求周期值的倒数， 就得到所测频率值。2简易数字频率计的设计2.3 方案的确定根据本设计要求的性能与技术指标， 首先需要确定能满足这些指

10、标的频率测量方法。有上述频率测量原理与方法的讨论可知， 计时法适合于对低频信号的测量，而计数法则适合于对较高频信号的测量。 但由于用计时法所获得的信号周期数据，还需要求倒数运算才能得到信号频率， 而求倒数运算用中小规模数字集成电路较难实现， 因此，计时法不适合本实验要求。 测频法的测量误差与信号频率成反比，信号频率越低，测量误差就越大，信号频率越高，其误差就越小。但用测频法所获得的测量数据， 在闸门时间为一秒时， 不需要进行任何换算， 计数器所计数据就是信号频率。因此，本实验所用的频率测量方法是测频法。3、工作原理、硬件电路的设计或参数的计算3.1 工作原理及框图数字频率计的主要功能是测量周期

11、信号的频率。频率是单位时间 （ 1s）内信号发生周期变化的次数。如果我们能在给定的1s 时间内对信号波形计数，数值保持及自动清零，并将计数结果在显示器上显示出来， 就能读取被测信号的频率。数字频率计首先必须获得相对稳定的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号。 然后通过计数器计算这一段时间间隔内的脉冲个数，将其转换后显示出来。被测信号 V x 经放大整形电路变成计数器所要求的脉冲信号1，其频率与被测信号的频率 f x 相同。时基电路提供标准时间基准信号 2，具有固定宽度 T 的方波时基信号 2 作为闸门的一个输入端， 控制闸门的开放时间， 被测信号 1 从闸门另一端输

12、入，被测信号频率为 f x ，闸门宽度为 T，若在闸门时间内计数器计得的脉冲个数为 N，则被测信号频率为 f XNHz。可见，闸门时间 T 决定量程，T通过闸门时基选择开关的选择，选择 T 大一些，测量精准度就高些， T 小一些，则测量精准度就低。 根据被测频率选择闸门时间来控制量程。 在整个电路中， 时基电路是关键，闸门信号脉冲宽度是否精确直接决定了测量结果是否精确。3简易数字频率计的设计被测量信号经过放大与整形电路传入十进制计数器，变成其所要求的信号，此时数字频率计与被测信号的频率相同，时基电路提供标准时间基准信号，此时利用所获得的基准信号来触发控制电路，进而得到一定宽度的闸门信号，当1s

13、信号传入时，闸门开通，被测量的脉冲信号通过闸门，其计数器开始计数，当1s 信号结束时闸门关闭，停止计数。根据公式得被测信号的频率为f XN 。数T字频率计系统原理总框图，如图1 所示。逻辑控制电路数码显示器译码器锁存器计数器闸门电路时基电路放大与整形电路V X图 1 原理方框图逻辑控制电路的一个重要的作用是在每次采样后还要封锁主控门和时基信号输入，使计数器显示的数字停留一段时间，以便观测和读取数据。简而言之，控制电路的任务就是打开主控门计数，关上主控门显示， 然后清零，这个过程不断重复进行。3.2 时基电路的设计与仿真由原理方框图可知， 振荡器与分频器部分有两个不同的频率的输出。时基电路由 5

14、55 定时器构成的多谐震荡器实现，如图 2 所示。其作用是控制计数器的输入脉冲。当标准时间信号（1s 正脉冲）到来时，闸门开通，被测信号通过闸门进入计数器计数；当标准脉冲结束时，闸门关闭，计数器无脉冲输入。时基电路4简易数字频率计的设计下图所示：图 2 时基电路图本设计采取用 555 定时器组成的多谐振荡器。 接通电源后， 电容被充电， 当vC 上升到 2VCC 时，使 vO 为低电平，同时放电三极管T 导通，此时电容 C通过 R23和 T 放电， vC 下降。当 vC 下降到 VCC 时， vO 翻转为高电平。电容器C 放电所需3的时间为： t pLR2C ln 20.7R2 C当放电结束时

15、， T 截止， VCC 将通过 R1 、 R2 向电容 C 充电， vC 由 VCC 上升到32VCC 所需的时间为 : t pH( R1R2 )C ln 20.7( R1R2 )C35简易数字频率计的设计当 vC 上升到 2VCC 时，电路又翻转为低电平。如此周而复始，于是在电路的3输出端就得到一个周期性的矩形波。其振荡频率为11.43ft pLt pH(R12R2 )C由计算得：T 0.7(R1 2R2 )C =0.7* （10.7K+3.57K） *10uF=0.999sf11HzT所以取 R23.57k， R1 10.7k基准脉冲产生 1Hz 的信号，其仿真结果如图3 所示；图 3 基

16、准脉冲产生电路3.3 直流稳压电路设计与仿真此电路的作用是将电源变压器将电网中的220V/50Hz 的交流电压转变为5V6简易数字频率计的设计的直流电压。整流电路是将电源变压器副边给出的交流电压，转换为单脉冲的直流电压。此电路中用了桥式整流。单项桥式整流电路由于它输出的直流电压高、纹波电压小（纹波系数Kr=0.483 ），二极管所承受的最大反向电压低，而且电源变压器的正、负半周内都有电流供给负载， 得到了充分的利用， 效率较高。因此，这种电路在半导体整流电路中得到了广泛的应用。滤波电路用来滤除整流后直流电压中包含的谐波分量，以便得出平滑的直流电压。此电路用电容电路来滤波，稳压电路则是用来稳定输

17、出的直流电压值。直流稳压电源的电路图， 如图 4 所示。图 4 直流稳压电源电路将电源变压器将电网中的 220V/50Hz 的交流电压转变为 5V 的直流电压的 multisim 仿真显示如图 5 所示。图 5变压器转换后的电压3.4 控制电路设计控制电路是数字是数字频率计正常工作的中枢部分。在这一部分的设计构成过程中，认真对各种频率信号的组合及搭配进行分析，分别得到用来控制计数译码的锁存信号和清零信号，其时序要求如下图所示：7简易数字频率计的设计图 6 计数、清零、锁存时序图在电路中用一个与非门来实现（如图7 中 U21 和 U22所示）。将整形电路的输入信号与门控信号做与运算，以便输出矩形

18、脉冲作为计数脉冲。当时基信号给 U21和 U22的信号为高电平 1 时，闸门开启，而门控信号为低电平 0 时，闸门关闭。闸门电路组成图如图 7 所示：图 7 闸门电路的电路图下图是闸门工作时， U1和 U5 的共同仿真波形状态。 如图 8 所示，当闸门有一个正脉冲，计数器开始工作， 并统计 U5 的脉冲个数。 当闸门收到一个负脉冲时，计数结束。8简易数字频率计的设计图 8 U1 和 U5 的仿真图3.5 计数器电路为了提高计数速度， 可采用同步计数器。 其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端，在每次时钟脉冲沿到来之前， 根据当前计数器状态，利用逻辑控制电路，准备好适当的

19、条件。当计数脉冲沿到来时，所有应翻转的触发器同时翻转，同时也使用所有应保持原状的触发器不该变状态。本实验中采用十进制计数器74LS90N，它可以用于对脉冲进行计数。被测信号由闸门开通送入计数器， 记录所测信号频率值传入译码显示电路中，显示器显示测得频率值；待闸门关闭，计数器停止工作；电路则继续工作进行下次循环，计数器清零，显示器数值消失，频率计完成一次测量。计数器的组成电路如图9所示。9简易数字频率计的设计图 9 计数器的电路图通过不同的连接方式， 74LS90N可以实现四种不同的逻辑功能；而且还可借助 R0 (1) 、 R0 ( 2) 对计数器清零，借助R9 (1) 、 R9 (2) 将计数

20、器置9。其具体功能详述如下：(1) 计数脉冲从 INA 输入， QA作为输出端，为二进制计数器。(2) 计数脉冲从 INB 输入， QDQCQB作为输出端，为异步五进制加法计数器。(3) 若将 INB 和 QA相连，计数脉冲由 INA 输入， QD、QC、QB、QA作为输出端，则构成异步 8421 码十进制加法计数器。(4) 若将 INA 与 QD相连，计数脉冲由 INB 输入， QA、QD、QC、QB作为输出端，则构成异步 5421 码十进制加法计数器。(5) 清零、置 9 功能。74LS90的功能真值表如表1 所示。表 1 74LS90 的功能真值表输入输出清0置9时钟QDQCQB功能R0

21、(1) 、R0(2)R（91）、 R（92）INA 、 INBQA110000000清01110019置 0001QA输出二进制计数10简易数字频率计的设计001QD QCQB 输出五进制计数QAQDQC QB QA 输出十进制计数8421BCD 码QDQA QD QCQB 输出十进制计数5421BCD 码11不变保持74LS90的引脚图如图10 所示：图 10 74LS90 引脚图3.6 锁存器电路锁存器是构成各种时序电路的存储单元电路，其具有0 和 1 两种稳定状态，一旦状态被确定，就能自行保持，锁存器是一种脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。本次实验电路

22、采用74LS273锁存器。其作用是将计数器在1s 结束时所记得的数进行锁存，使显示器上能稳定地显示此时计数器的值。当1s 计数结束时，通过逻辑电路产生信号送入锁存器，将此时计数的值送入译码显示器。选用两个 8 位锁存器 74LS273可以完成上计数功能。当时钟脉冲CP的正跳变来到时，锁存器的输入等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端正脉冲结束后，无论D为何值，输出端 Q的状态仍保持原来的状态的Q不变。所以在计数期间内，计数器的输出不会送到译码显示器。11简易数字频率计的设计74LS273引脚图如图 11 所示。图 11 74LS273 引脚图74LS273的功能表如表 2

23、所示。表 2 74LS273 逻辑功能表图 12 锁存器的电路12简易数字频率计的设计3.7 译码显示电路译码显示电路可由7 段发光数码显示器U15U18和输出高电平有效的译码器 74LS48组成。 74LS48的内部有升压电阻，因此可以直接与显示器相连，其作用是把 BCD码表示的十进制数转换成能驱动数码管正常显示的段信号， 以获得数字显示。 74LS48的引脚图及译码显示电路图如图13 所示，表 3 是 74LS48 的真值表。表 3 74LS48 逻辑功能表十进数输入输出显示BI/RBO或功能LTRBID C B Aabcdefg0HH0 0 0 0H11111101Hx0 0 0 1H0

24、1100002Hx0 0 1 0H11011013Hx0 0 1 1H11110014Hx0 1 0 0H01100115Hx0 1 0 1H10110116Hx0 1 1 0H00111117Hx0 1 1 1H11100008Hx1 0 0 0H11111119Hx1 0 0 1H111001110Hx1 0 1 0H000110111Hx1 0 1 1H001100113简易数字频率计的设计12Hx1 1 0 0H010001113Hx1 1 0 1H100101114Hx1 1 1 0H000111115Hx1 1 1 1H0000000BIxxx x x xL0000000RBIHL

25、0 0 0 0L0000000LTLxx x x xH1111111图 13 74LS48 引脚图图 14 译码显示电路3.8 系统的工作原理分析如图 15 所示，是一个输入脉冲信号为30Hz时的仿真结果。时基信号由555定时器构成一个较稳定的多谐振荡器，产生一个标准的时基信号， 作为闸门开通的基准时间。当标准时间（1s 正脉冲）到来时，闸门U21 开通。被测信号30Hz14简易数字频率计的设计通过闸门 U22进入计数器进行计数。此时 U1 输出端 OUT能输出 0 或 1 的脉冲。脉冲经过与非门U21后变成 1，与四连级计数器的R0(1) 、R0(2) 两端相连。根据计数器74LS90N的功

26、能表可知，R0(1) 、 R0 (2) 为清零端，两者同时为高电平时实现清零功能。U5 的 OUT端此时能产生 0 或者 1 两种脉冲的形式。又因为U22与 U21 两个闸门相连，所以 U22 输出端只能有两种形式，分别是高电平 1 和低电平 0。 U22 的输出端和计数器 U14 的 INA 端相连接。由计数器 74LS90N的功能表可知，当 INA 为 1 的时候计数器开始工作。所以，当 U1和 U5同时产生 0 或者 1 的时候，此时个位计数器 U14的 INA 端为高电平 1，计数器开始工作。此次设计的是 10 进制计数器，由 74LS90N的功能表可看出， INB 需与 QA相连，

27、R9 (1) 和 R9 (2) 为置 9 端，此设计不需要，所以均置0 接地。测量的范围为1-9999Hz 所以需要四联级计数器。U14、 U13、U12、U11 分别是个位、十位、百位、千位计数器。当U22 输出给了一个高电平，个位计数器U14开始工作。 U14从 0000 一直计数到 1000，此时输出端最高位 QD为 1，又因为 QD与下一级计数器 U13的 INA 端相连，所以 U14的 QD是 1 的时候 U13开始工作。当 U14为 1001时， U13的值为 0000。当计数器 U14为 0000 时， U13为 0001，此时产生进位。计数器 74LS90N即开始记录时钟的个数

28、，因为输入的脉冲为 30Hz，所以千位计数器 U11和百位计数器 U12 的 QA、QB、QC、QD输出数字为 0000，十位计数器 U13的数是 0011，个位计数器 U14 的数为 0000。所统计后额数据经 74LS273锁存器锁存。锁存器作用是将计数器在1s 结束的计数进行锁存，使显示器上获得稳定的测量值。因为计数器在1s 内要计成千上万的输入脉冲，若不加锁存器，显示器上的数字随计数器的输出而变化，不便于计数。 所以必须加锁存器将其固定。选用 8D 锁存器 74LS273可以完成上述锁存功能。当时钟脉冲的正跳变到达时，锁存器的输出等于输入，则 U7、 U8和 U10的输出为 0000，

29、而 U9 的输出为 0011。从而将 4 个十进制计数器的输出值送到锁存器的输出端。正脉冲结束后， 无论输入端为何值，输出端的状态保持原来的状态不变。锁存器的输出端把计数器的值传给译码器 74LS48N。显示译码器 74LS48N的作用是把用 BCD 码表示的 10 进制数转换成能驱动数码管正常显示的段信号， 以15简易数字频率计的设计获得数字显示由 74LS48N的真值表可以看出。译码器 U9 里面的 0011 被译码后转换的值为 3，U7、 U8和 U10里面的 0000 则被转换为 0。所以最后 LED显示的数字为 30，满足设计的要求。图 15 30Hz 的仿真电路16简易数字频率计的

30、设计4、总体电路的仿真分析被测信号为 8Hz 的仿真结果如图16 所示。图 16 8Hz 时的仿真结果17简易数字频率计的设计被测信号为 176Hz的仿真结果如图17 所示。图 17 176Hz 时的仿真结果18简易数字频率计的设计被测信号为 1150Hz的仿真结果如图 18所示图 18 1150Hz 时的仿真结果由仿真可以得表 4表4仿真结果与测量值误差表测量值仿真结果误差09Hz981（11.11%）1099Hz30300（0.00%）100 999Hz1761742（1.11%）10009999Hz1150113713（1.11%）由表 4可以看出，此次设计能够测出各种不同的频率，仿真值比测量值略小，误差约为 1.11%，符合课程设计的要求。以及在计算机上进行的仿真得出实验可行，并且能够达到设计要求。 简易数字频率计的设计应该注意其测量的的简易性。软件方面也在不影响频率计功能的条件下尽量简化，题目要求的是设计一个简易19简易数字频率计的设计的数字频率计，用数字电子计数的简单器件在尽可能提高测量的精确度的同时，系统的性价比大大提高。5、实验心得体会课程设计带给我很多感悟，不仅