微电子器件工艺学.ppt

1、微电子器件工艺学,序言,赵岳 联系电话: 56336339 Email: 地址: 电子材料系319室或210室,微电子科技的重要性,微电子技术已经渗透到社会的各个领域，影响面极广，发展微电子技术是当今高科技发展的关键问题 微电子科学是固体物理，微电子器件工艺和电子学基础上发展起来的一门新科学,微电子工业是战略性工业,它是技术密集型产业；是投资密集型产业；是电子工业中的重工业。 微电子产业的发展规模和科技水平是衡量一个国家综合实力的重要标志。 发达国家国民经济生产值增长部分的55与微电子有关。,半导体工业的构成,半导体工业包括材料供应、电路设计、芯片制造和半导体工业设备

2、及化学品供应五大块。 目前有三类企业：一种是集设计、制造、封装和市场销售为一体的公司；另一类是做设计和销售的公司，他们是从芯片生产厂家购买芯片；还有一种是芯片生产工厂，他们可以为顾客生产多种类型的芯片。,微电子技术的变迁,电子管 弗莱明在1904年发明真空二极管，福雷斯特在1912年发明了真空二极管，第一台计算机就是用真空管和继电器在1946年发明的 晶体管 巴丁和布拉顿在1947年发明第一个点接触的晶体管，在1948年，肖克莱提出了结型晶体管理论；在1956年和巴丁，布拉顿一起获得诺贝尔物理学奖 集成电路 1960年，美国人基尔比在1958年发明了第一个锗集成电路；1960年，美国德州仪器公

3、司制造了第一个商用的集成电路；基尔比在2000年获得诺贝尔物理学奖,电子管,电子管又称“真空管” 电子管拥有三个最基本的极 阴极：释放出电子流 屏极：吸引和收集阴极发射的电子 栅极：控制电子流的流量,晶体管,半导体是制造晶体管的基本材料 本征半导体、自由电子和空穴 共价电子与 N型半导体 、P型半导体 p-n结 二极管和三极管,第一代半导体材料: 硅, 锗,第二代半导体材料: 砷化稼,磷化稼,磷化铟.,第三代半导体材料: 碳化硅,立方氮化硼,氮化稼,氮化铝,硒化锌.,半导体材料,半导体材料分类,自由载流子浓度随温度变化的一般规律,硅0.5V,锗0.1V,反向击穿 电压U(BR),导通压降,外加

4、电压大于死区电压二极管才能导通。,外加电压大于反向击穿电压二极管被击穿，失去单向导电性。,正向特性,反向特性,特点：非线性,死区电压,二极管原理,三极管原理,若在基极与发射极之间加一信号，在收集极与发射极之间就会产生一被放大的信号,集成电路,定义： 把由若干个晶体管、电阻、电容等器件组成的、实现某种特定功能的电子线路，集中制造在一块小小的半导体芯片上，大体上可以分为三类，半导体集成电路，混合集成电路及薄膜集成电路。半导体集成电路又可以分为双极型集成电路和金属氧化物半导体集成电路。 优点： 1，降低互连的寄生效应； 2，可充分利用半导体晶片的空间和面积； 3，大幅度降低制造成本。,集成电路的发展

5、,1960年出现第一个逻辑电路（多谐振荡器） 1962年开发了晶体管-晶体管逻辑（TTL）系列的集成电路 1972年，低功耗的集成注入逻辑（IIL）系列集成电路，同年，高速的发射极耦合逻辑（ECL）系列集成电路 1970年，出现了1Kb的半导体动态存储器和1972年，推出的有2250个MOS场效应管的微处理器i4004导致了数字集成技术发生革命性的变化,集成电路的主要应用： 微型计算机，移动通信，汽车电子化等,集成电路器件结构分类,N沟MOS场效应晶体管,P沟MOS场效应晶体管,组合逻辑电路,双极型集成电路和MOS集成电路优缺点,双极型集成电路 中等速度、驱动能力强、模拟精度高、功耗比较大 C

6、MOS集成电路 低的静态功耗、宽的电源电压范围、宽的输出电压幅度（无阈值损失），具有高速度、高密度潜力；可与TTL电路兼容。电流驱动能力低,半导体器件的发展过程,1874年，布朗（Braun）发现了（金属-半导体接触）检波二极管 1907年，朗德（Round）发明了发光二极管 1947年AT&T公司的巴丁（JBardeen）、布拉顿（WHBrattain）和肖克莱（WShockley）做出了世界上第一个晶体三极管 1960年，姜（Kahng）和亚特拉（Atalla）发明了金氧半场效应晶体管（MOSFET）,1967年，姜（Kahng）和施敏发明了一种非挥发性半导体存储器，可以用于便携式电子系统

7、 1980年，Mimura等人发明了调制掺杂场效应晶体管，这是更快速德场效应晶体管 1994年，Yano等人发明了室温单电子存储器,半导体技术的发展过程,1918年，柴可拉斯基发明了直拉（Czochralski）晶体生长法 1925年，布里奇曼发明了布里奇曼(Bridgman)晶体生长法 1952年，范恩（Pfann）提出了扩散技术来改变硅德电导率德想法 1957年，弗洛区(Frosch)等人提出氧化物掩蔽层方式。同年，雪弗塔（Sheftal）等人提出用化学气相沉积外延生长技术生长薄层半导体,1958年，肖克莱（Shockley）提出了离子注入技术莱掺杂半导体 1959年，诺依斯（Noyce）

8、用平面工艺做成了集成电路 1960年，荷尼（Hoerni）提出了平面工艺技术 1963年，万雷斯（Wanlass）等人提出了互补式金氧半场效应晶体管 1967年，丹纳（Dennard）发明了动态随机存储器，包含一个MOSFET和一个存储电荷德电容,1969年，门纳赛维（Manasevit）等人提出了金属有机化学气相沉积技术 1971年，尔文（Irving）等人提出了干法刻蚀技术。同年，卓以和提出了分子束外延技术 1971年，霍夫（Hoff）等人制造出第一个微处理器 80年起，有三个关键技术：沟槽式隔离（1982年，朗（Lung）等人），化学机械抛光(1989年，达阀利（Davari）等人)和铜

9、布线(1993年，帕拉查克（Paraszczak）等人),集成电路的发展过程,动态随机存储器（DRAM）发展年表,微处理器发展年表,摩 尔 定 律,在1960年，Intel 公司的创始人之一Gordon E.Moore曾预言，集成电路的功能随时间呈指数增长规律 1975年摩尔提出了关于集成电路集成度发展的“摩尔定律”，这个定律说，集成度(即电路芯片的电子器件数)每18个月翻一番，而价格保持不变甚至下降。近三十年的发展规律较精确地证实了这个定律。由此可见这一领域竞争激烈的程度。（5年翻10倍）,1997年到2014年的工艺技术变化,硅技术的发展规划,微电子器件的挑战,原因： 最小器件尺寸一直以大

10、约每年13的速度在减小（即每三年减少30），最小的特征长度冲2002年的130nm缩小到2014年的35nm。,主要挑战：,1，超浅结的形成：器件尺寸小于100nm 2，超薄氧化层,当栅极长度缩小至130nm 3，硅化物的形成,降低寄生电阻，用硅化钴或硅化镍替代硅化钛 4，金属连线的新材料，高电导率铜及低介电常数绝缘体或无机材料替代铝 5，功率限制，限制最大开关速率或每个芯片上的栅极数目，这和半导体材料的工作温度有关 6，SOI工艺的整合，浅结由SOI的厚度控制,由Intel为代表的多家公司正在开发“极端紫外”光刻技术，用氙灯将波长降至0.01微米； IBM则致力于0.005微米波长的X射线光

11、刻技术研究工作,研究前沿,微电子工业的未来,21世纪前20年，以PC 的需求驱动集成电路发展 21世纪后20年，除PC会继续发挥影响外，与internet相结合的，可移动的，网络化的，智能化的，多媒体的 实时信息设备和系统将是主要驱动力 计算机，通信和消费电子产品的一体化也将是重要的驱动力。,21世纪的微电子技术将从目前的3G时代逐步发展到3T时代，即存储量有Gb发展到Tb，集成电路中器件的速度由GHz发展到THz,数据传输速率由Gbps发展到Tbps. 通过将微电子集成技术与其它学科相结合，成功典型：微电子机械系统(MEMS)，微电光机械系统(MOEMS)以及生物芯片(bio-chip),半

12、导体工艺技术的发展历程,20世纪60年代，双极型晶体管作为基本的开关器件，MOS晶体管还不太容易制造出来 20世纪70年代，MOS工艺技术才变得可行，主要势NMOS晶体管，因为电子的迁移率是空穴的三倍 20世纪80年代，互补型MOS工艺技术变成了主流的工艺技术，需12至14块掩模板 20世纪90年代，双极-CMOS兼容工艺技术引入，需20多块光刻掩模板,典型的集成电路工艺介绍,典型的PN结隔离的TTL电路工艺（NPN） 使用氧化硅隔离的双极集成电路制造工艺 CMOS集成电路工艺,典型的PN结隔离的掺金TTL电路工艺流程,一次氧化,衬底制备,隐埋层扩散,外延淀积,热氧化,隔离光刻,隔离扩散,再氧

13、化,基区扩散,再分布及氧化,发射区光刻,背面掺金,发射区扩散,反刻铝,接触孔光刻,铝淀积,隐埋层光刻,基区光刻,再分布及氧化,铝合金,淀积钝化层,中测,压焊块光刻,NPN晶体管剖面图,衬底选择,P型Si， -10.cm，111晶向, 偏离2O5O 晶圆（晶片）的生产由砂即（二氧化硅）开始，经由电弧炉的提炼还原成 冶炼级的硅，再经由盐酸氯化，产生三氯氢硅，经蒸馏纯化后，通过慢速分解过程，制成棒状或粒状的多晶硅。一般晶圆制造厂，将多晶硅融解后，再利用硅籽晶慢慢拉出单晶硅晶棒。一支85公分长，重76.6公斤的 8寸 硅晶棒，约需 2天半时间长成。经研磨、抛光、切片后，即成半导体之原料 - 晶圆片,第

14、一次光刻N+埋层扩散孔,作用 1。减小集电极串联电阻 2。减小寄生PNP管的影响 要求： 1。 杂质固浓度大 2。高温时在Si中的扩散系数小， 以减小上推 3。 与衬底晶格匹配好，以减小应力 光刻过程 涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗去膜-清洗N+扩散(P),外延层淀积,1。VPE（Vaporous phase epitaxy) 气相外延生长硅 SiCl4+H2Si+HCl 2。氧化,第二次光刻P+隔离扩散孔,在衬底上形成孤立的外延层岛,实现元件的隔离.,涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗去膜-清洗P+扩散(B),第三次光刻P型基区扩散孔,决定NPN管的基区扩散位置范围,去S

15、iO2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗去膜清洗基区扩散(B),第四次光刻N+发射区扩散孔,集电极和N型电阻的接触孔,以及外延层的反偏孔 AlN-Si 欧姆接触：ND1019cm-3,去SiO2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗去膜清洗扩散,第五次光刻引线接触孔,去SiO2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗去膜清洗,第六次光刻金属化内连线：反刻铝,去SiO2氧化-涂胶烘烤-掩膜（曝光）-显影-坚膜蚀刻清洗去膜清洗蒸铝,使用氧化硅隔离的双极集成电路制造工艺,制作埋层 初始氧化，热生长厚度约为5001000nm的氧化层 光刻1#版(埋层版)，利用反应离子刻

16、蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注入并退火，形成n+埋层,双极集成电路工艺,生长n型外延层 利用HF腐蚀掉硅片表面的氧化层 将硅片放入外延炉中进行外延，外延层的厚度和掺杂浓度一般由器件的用途决定,形成横向氧化物隔离区 热生长一层薄氧化层，厚度约50nm 淀积一层氮化硅，厚度约100nm 光刻2#版(场区隔离版,形成横向氧化物隔离区 利用反应离子刻蚀技术将光刻窗口中的氮化硅层-氧化层以及一半的外延硅层刻蚀掉 进行硼离子注入,形成横向氧化物隔离区 去掉光刻胶，把硅片放入氧化炉氧化，形成厚的场氧化层隔离区 去掉氮化硅层,形成基区 光刻3#版(基区版)，利用光刻胶将收集

17、区遮挡住，暴露出基区 基区离子注入硼,形成接触孔： 光刻4#版(基区接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层,形成发射区 光刻5#版(发射区版)，利用光刻胶将基极接触孔保护起来，暴露出发射极和集电极接触孔 进行低能量、高剂量的砷离子注入，形成发射区和集电区,金属化 淀积金属，一般是铝或Al-Si、Pt-Si合金等 光刻6#版(连线版)，形成金属互连线 合金：使Al与接触孔中的硅形成良好的欧姆接触，一般是在450、N2-H2气氛下处理2030分钟 形成钝化层 在低温条件下(小于300)淀积氮化硅 光刻7#版(钝化版) 刻蚀氮化硅，形成钝化图形,CMOS集成电路工艺,以P阱硅栅CMOS为例,采用（100）晶向的硅衬底，其表面缺陷少，形成的Si/SiO2界面质量高 硅衬底的电阻率为25-50cm，相应的掺杂浓度为1015cm-3,光刻I-阱区光刻，刻出阱区注入孔,一般阱区的掺杂浓度为1016-1017cm-3,阱区注入及推进，形成阱区,去除SiO2，长薄SiO2，长Si3N4,光刻II-有源区光刻,光刻III-N管场区光刻，刻出N管场区注入孔，N管场区注入，以提高场开启，减少闩锁效应及改善阱的接触,长场氧，漂去氧化硅及氮化硅，然后长栅氧,光刻-p管场区光刻，p管场区注入， 调节PMOS管的开启电压，生长多晶硅,光刻-多晶硅光刻，形成多晶硅栅