北邮数字逻辑期中试题及参考答案

1、;北京邮电大学数字电路与逻辑设计期中考试试题2015.4.11班级姓名班内序号题号一二三四五六七八总成绩分数201210101020108得分注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。一、（每题 1 分，共 20 分）判断（填 或 ）、单项选择题（请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。）1ecl逻辑门与 ttl门相比，主要优点是抗干扰能力强。 （ ）2cmos门电路在使用时允许输入端悬空，并且悬空的输入端相当于输入逻辑“ 1”。( )3. 若对 4 位二进制码 (b3b2 b1b0 ) 进行奇校验编码，则校验位

2、c= b3 b2 b1 b0 1。（ ）4. 根据表 1-1 ，用 cmos4000系列的逻辑门驱动 ttl74 系列的逻辑门，驱动门与负载门之间的电平匹配不存在问题（）5. 根据表 1-1 ，用 cmos4000系列的逻辑门驱动 ttl74系列的逻辑门，驱动门与负载门之间的电流驱动能力不存在问题（）表 1-1 常用的 ttl 和 cmos门的典型参数.;6当 ij 时，必有两个最小项之和mi +m j0 。（）7. cmos门电路的静态功耗很低，但在输入信号动态转换时会有较大的电流，工作频率越高，静态功耗越大。 （）8. 逻辑函数的表达式是不唯一的， 但其标准的最小项之和的表达式是唯一的。（

3、）9用数据分配器加上门电路可以实现任意的逻辑函数。 （ ）10. 格雷 bcd码具有单位距离特性（任意两个相邻的编码之间仅有一位不同）且是无权代码。（）11关于函数 facbcdabgc ，下列说法中正确的有b。a. 不存在冒险；b. 存在静态逻辑冒险，需要加冗余项abd 和 acd 进行消除；c. 存在静态功能冒险，需要加冗余项abd 和 acd 进行消除；d. 当输入 abcd从 0001 0100 变化时存在静态逻辑冒险。12. 逻辑函数 f=ab 和 g=ab 满足关系d。a. fgb. fg0c. f gg1d. fg e 013. 若 逻 辑 函 数 f (a, b, c )m(1

4、,2,3,6) , g( a, b, c)m(0,2,3,4,5,7) , 则f ?ga。a. m2m3b.1c. abd. ab14. 若 干 个 具 有 三 态 输 出 的 电 路 输 出 端 接 到 一 点 工 作 时 ， 必 须 保证b。a. 任何时刻最多只能有一个电路处于高阻态，其余应处于工作态。b. 任何时刻最多只能有一个电路处于工作态，其余应处于高阻态。c. 任何时刻至少有一个电路处于高阻态，其余应处于工作态。d. 任何时刻至少有一个电路处于工作态，其余应处于高阻态。15可以用来传输连续变化的模拟信号的电路是d。a. 三态输出的门电路。；b.漏极开路的 cmos门电路；c. ec

5、l 门电路；d. cmos传输门16逻辑表达式 f( abc ) d e b 的对偶式为b。.;a f( a b c ) d e bb.c. f( a b ) c d e bd.17下列说法中正确的是 d。f( abcd )ebf( abc ) de ba三态门的输出端可以直接并联，实现线或逻辑功能。b. oc 门的输出端可以直接并联，实现线或逻辑功能。cod门的输出端可以直接并联，实现线或逻辑功能。decl门的输出端可以直接并联，实现线或逻辑功能。18某集成电路芯片，查手册知其最大输出低电平 uolmax=0.5v，最大输入低电平 uilmax=0.8v，最小输出高电平 uohmin=2.7

6、v，最小输入高电平 uihmin =2.0v，则其低电平噪声容限unl 和高电平噪声容限unh分别是c。a. 1.5v 、2.2vb.2.2v、1.2vc. 0.3v、0.7vd.1.9v、1.5v19下列说法中不属于组合电路的特点的是c。a. 组合电路由逻辑门构成；b. 组合电路不含记忆存储单元；c. 组合电路的输出到输入有反馈回路；d. 任何时刻组合电路的输出只与当时的输入有关，而与电路过去的输入无关。20在图 1-1 的 cmos 门电路中，输出为高电平的有d。1=1f11&f21&f41&f30vdd1en5ka.b.c.d.图 1-1答案汇总：12345678910111213141

7、51617181920bdabdbdccd二、（共 12 分）器件的内部电路如图 2-1 所示，a ，b 为输入， f 为输出。（1），写出 l、m 、 n、o、f 点与输入 a 、b 间的相对逻辑关系表达式。 （ 2），画出该器件的符号。解：.;（ 1）l=abm=cdvccnabcdo abcdr1ar2r4nt3alfno abcdt1 abt2at2bd3（10 分）d1d1fr1bcmot4t1bdr3d2d 2图 2-1（ 2）（2 分）三、（10 分) 请用最少的或非门设计一个检出8421bcd码能被 4 整除的逻辑电路（输入变量为abcd，且提供反变量）：（ 1）根据功能需求完

8、成表3-1 真值表的填写；（ 2）并写出该函数的标准与或表达式（使用；f形式）；（ 3）将真值表填入图 3-1 的卡诺图，并用卡诺图法简化为最简或与式；（ 4）用或非门实现该函数，画出逻辑图。表 3-1输入输出a b c df.;abcd0001111000011110图 3-1解 ：真值表（ 2 分）输入输出abcdf0000100010001000011001001.;0101001100011101000110010101010111100110111101111fm(0,4,8)(10,11,12,13,14,15)（2 分）ab011110cd00001110100011001000

9、（ 2 分）fd c （2 分）cd1f（ 2 分）四、（10 分）请用代数法化简函数fabab( abdcde e f ) 为最简与或表达式，画出实现此逻辑函数的最简cmos电路。.;解：fabab ( abdcde e f )ababab ( abdcde e f )bababa b（化简 8 分，图 2 分）五、（10 分） ttl 门构成的电路如图5-1 所示，请给电阻 rl 选择合适的阻值。已知 oc 门输出管截止时的漏电流为i ，门输出管导通时允许的oh=200 a oc最大负载电流为 iolmax =16ma；负载门的低电平输入电流为i il=1ma ，高电平输入电流为 i ih

10、a，vcc=5v，要求oc门的输出高电平voh3.0v，=40输出低电平 v ol0.4v 。vcc 解：rlg1v ccvoh minv ccvolagrlrl&3ni ohmi ihiol maxm i ilbf“ 1”n=2m=7m=4cg2g4rlvcc voh min532.94k&dni ohmi ih20.270.04g5rlvcc vol50.40.38 k1i ol maxm i il1641图 5-1（ 5 分/个）六、（20 分）求函数 f=（ a+b）（ b+c）（ a+c）的标准与或表达式，并分别用译码器 74ls138（输出低电平有效，功能表见 6-1 ）、数据选择

11、器 75ls153（功能表见 6-2 ）、数据分配器 74ls155（功能表见 6-3 ）和最少的门电路实现此函数（输入不提供反变量，在图6-1 所给的符号图上完成 )。sasbsca2a1a0 y 0y1y 2y3y4y 5y 6y7表 6-174ls138功 能 表01 1 1 111 11表6-211111111174ls153sta1a 0d3-d010000 011 111 11功能表10001 101 111 11110010 110 111 11000d3-d0.10011 111 011 11001d3-d010100 111 101 1110101 111 110 11010

12、d3-d010110 111 111 01011d3-d010111 111 111 10y0d0d1d2d3;表 6-3 74ls155 功能表1sta1a01f01f11f21f32 st1a002f12f22f301111a2f111111001d1110002d11110111d1100112d11110111d1010112d11111111d0111112dy0 y1 y2 y3 y4y5 y6 y7y1y21f01f 1 1f2 1f32f0 2 f1 2f2 2f374ls15374ls15574ls138en&t0123t0123aa1a2sassa0 a1d d d ds

13、ddd da0a1 1st2 st 2ds 11112222 21d0bc1cbac bcb图 6-1解：f=（a+b ）（ b+c）（a+c ）= ab c abc abc abc=m（3，5， 6，7）（2 分）ff&f1f01f 1 1f2 1f3 2 f02f1 2 f2 2f3y1y274ls155y0 y1 y2 y3yy5 y6 y774ls1534en3a0a11st2st 2d74ls138t0123t0121daaddd ds d d d ds12 2222&011111a0a1a2sa sb sccb00cb00a a11acba100（18 分）.;七、（10 分）逻辑

14、函数 f ( a, b, c , d )abdacd ab cd 。已知该函数的约束条件为 a b cabcd0 ， （ 1）将逻辑函数及约束条件填入图7-1 ，利用卡诺图将函数化简为最简与或表达式； （ 2）将逻辑函数及约束条件填入图7-2 ，利用卡诺图简化为最简与或非表达式。ab00 01 1110ab0111 10cdcd 000000010111111010图 7-1图 7-2解：（ 1）ab011110cd00001010100110000101100（2 分）f a d b c d （3 分）（ 2）.;ab00011110cd001010100110000101100（ 2 分）fabacd （3 分）八、（8 分）由四位数码比较器 7485( 功能表见表 8-1) 和四位加法器 74283 构成的电路如图 8-1 所示，若输入为 2421bcd码，（1）在真值表 8-2 中完成输出的填写；（2）说明该电路完成什么编码的转换。表 8-1 7485 的功能表比较输入级联输入输出a3 b 3a2 b 2a1 b 1a0 b 0g s e abab3100a3b2100a3=b3a2b1100a3=b3a2=b2a1b0100a3=b3a2=b2a1=b1a0 bi 00a=