数字电子技术课后部分题答案申忠如谭亚丽西安交通大学出版社

第一章习题答案11将下列二进制数变换为相对应的十进制数N321012456722BBBB（1）解1011B1804121111（2）解1000B180402018（3）解1101B1814021113（4）解11111111B112816413211618141211255（5）解101101B1320161814021145（6）解10001100B112806403201618140201140（7）解11011011B18140211105002510125100625136875（8）解1010100001B11280641320161804020100510251682512将下列十进制数变换成二进制数（1）解50122101B（2）解901232011001B（3）（4）解16012320110000B（5）解520123452021110100B（6）解05625432121001001B（7）解125687501234562121243011111011011B（8）解0325432120100001010B13将下列二进制数变换为相对应的十六进制数（1）解011B3H（2）解1010BAH（3）解1101BDH（4）解111,1110B7EH（5）解10,1101B2DH（6）解1,0000,110010CH（7）解1101011BD6H（8）解1000101,011B456H14将下列十六进制数变换为相应的二进制数（1）解CH1100B（2）解6FH1101111B（3）解2B4H1010110100B（4）解508H10100001000B（5）解A76H101001110110B（6）解9D3H100111010011B（7）解3AEH111010111B（8）解890FH1000100100001111B15写出下列十进制数的8位原码、反码和补码形式（正数的原码、反码、补码就是其本身。负数的原码是该数的绝对值并在最高位用1表示其为负数，其反码是除符号位之外对其源码求反，而其补码则是除符号为之外求反后再加1）（1）解77H00000111B，正数的原码、反码、补码就是其本身，所以，有00000111（原码）00000111（反码）00000111（补码）（2）解00000111B，根据定义规则，有710000111（原码）11111000（反码）11111001（补码）（3）解2300010111B，正数的原码、反码、补码就是其本身，所以，有00010111（原码）00010111（反码）00010111（补码）（4）解00010111B，根据定义规则，有2310010111（原码）11101000（反码）11101001（补码）（5）解9660H01100000B，正数的原码、反码、补码就是其本身，所以，有01100000（原码）01100000（反码）01100000（补码）（6）解01100000B，根据定义规则，有911100000（原码）10011111（反码）10100000（补码）（7）解01100100B，根据定义规则，有1011100100（原码）10011011（反码）10011100（补码）（8）解01111000B，根据定义规则，有12011111000（原码）10000111（反码）10001000（补码）16写出8位二进制数所能表示的无符号数、原码、补码的最大范围。对于8位二进制数表示的无符号数的范围为0255，即0000000011111111；而它能表示的带符号数原码的范围为1111111101111111，即127127；反码范围为1000000001111111，即127127；补码范围为1000000001111111，即128127。17用补码加法求下列式子的和（用8位二进制表示）（1）2319解2300010111B1900010011B000101110001001100101010（2）23（19）解2300010111B1911101101B00010111B11101101B00000100B（3）（23）（19）解2311101001B1900010011B111010010001001111111100（对此结果求反码，得10000100B4）（4）（23）（19）解2311101001B1911101101B1110100111101101111010110（最高位和次高位都有进位，结果正确。对此结果求补码，得00101010B42）18用补码减法求下列式子的和（用8位二进制表示）（1）（35）（13）解如果数字均以补码形式表示，则两数字的减法运算就变成“被减数加上减数的补码”的运算了。3500100011B1300001101B，它的补码是11110011B0010001111110011100010110（16H22）（2）（35）（13）解如果数字均以补码形式表示，则两数字的减法运算就变成“被减数加上减数的补码”的运算了。3500100011B1311110011B，它的补码是00001101B001000110000110100110000（30H48）（3）（35）（13）解如果数字均以补码形式表示，则两数字的减法运算就变成“被减数加上减数的补码”的运算了。3511011101B1300001101B，它的补码是11110011B1101110111110011111010000（最高位和次高位都有进位，结果正确。对此结果求补码，得00110000B48）（4）（35）（13）解如果数字均以补码形式表示，则两数字的减法运算就变成“被减数加上减数的补码”的运算了。3511011101B1311110011B，它的补码是00001101B110111010000110111101010（最高位和次高位都没有进位，结果正确。对此结果求补码，得00010110B22）19在8位的计算机中是判断下列各式是否会溢出（本题有两种解法，一种是根据有符号数的表示范围判定，另一种解法是通过计算，观察最高位和次高位是否同时有进位或同时无进位）（1）（100）（20）解1在8位计算机中，表示有符号数的范围是128127，本式的和是120，所以没有溢出。解210001100100B2000010100B011001000001010001111000（78H120）最高位和次高位都没有进位，所以没有溢出发生。（2）（100）（45）解1在8位计算机中，表示有符号数的范围是128127，本式的和是145，超出表示范围，所以有溢出发生。解210010011100B4511010011B1001110011010011101101111（结果错误）只有最高位有进位，二次高位无进位，所以有溢出发生（3）（118）（14）解1在8位计算机中，表示有符号数的范围是128127，本式的和是132，超出表示范围，所以有溢出。解211801110110B1411110010B，它的补码是00001110B011101100000111010000100（结果错误）只有次高位有进位，而最高位无进位，所以有溢出发生（4）（118）（14）解1在8位计算机中，表示有符号数的范围是128127，本式的和是104，没有超出表示范围，所以没有溢出发生。解211810001010B1411110010B，它的补码是00001110B100010100000111010011000（结果正确）最高位和次高位都没有进位，所以没有溢出发生。110求分别对下列各个数右移一位和左移一位的值，分析运算结果。（此题超出本书范围，因此作补充规定，右移后最高位保持来的数符）（1）5解用8位表示该数，则500000101B右移一位（高位补0）00000010B2，相当于除以2后取整；左移一位（低位补0）00001010B10，相当于乘以2。（2）5解用8位表示该数，则511111011B右移一位（高位补1）11111101B2，相当于除以2后取整；左移一位（低位补0）11110110B10，相当于乘以2。（3）12（4）12（5）76（6）76（7）52（8）52111将下列十进制数转换为相对应的8421BCD码（1）10解10（00010000）8421BCD（2）21解21（00100001）8421BCD（3）56解56（01010110）8421BCD（4）468解468（010001101000）8421BCD（5）9532解9532（1001010100110010）8421BCD（6）10285解10285（00010000001010000101）8421BCD112将下列8421BCD码转换为相对应的十进制数（1）01011000解0101100058（2）100100010111解100100010111917（3）0010001110000110解00100011100001102386（4）0011011001010111解00110110010101113657113写出下列二进制数判奇的奇校验码（最低位为奇校验位）（1）010110000（2）1001000101111（3）00100011100001101（4）00110110010101110第二章22证明下列异或运算公式（1）A0证明左侧0得证（2）A1证明左侧1得证（3）0A证明左侧得证（4）A证明左侧得证（5）BA证明右侧得证6CBA证明等式右侧BCACBABCABAC（将看成一个整体，用M来表示M再替换M，则）CBA得证23用逻辑代数法将下列逻辑函数式化简为最简与或表达式（1）LABBCA解LABBCAABCABABC1AB2LBA解L1ABAB3CCL解B（AB14DCEAL解（BCE1DA5BL解AABABA6DECEDCL解BA（B（DECDE0（24已知函数。AB,AL1化简逻辑函数为最简与或表达式解CBACB2画出函数L的逻辑电路图3试用与非门画出函数L的电路图解由（1）知道，利用摩根定理，得CBAL（4）试用或非门画出函数L的电路图解由（1）知道，利用摩根定理，得CBALCBA25证明下列恒等式（1）DBADCEBA证明等式左侧CDEBA1DBA得证。（2）C证明等式左侧BA得证。（3）C证明等是左侧BA得证。（4）CABC证明等式右侧ABABCABCBCAABC等式左侧（CB（ACBA比较左右两侧，得证。（5）CB证明等式右侧AB（CB（得证。（6）DCADCBA证明等式左侧BDACDCAB1DCDC得证。26根据对偶规则，求出下列函数的对偶。（1）BAL解C（2）D解（3）ABL解C（4）CB解27根据反演规则，求出下列函数的反函数（1）DEBCAL解（2）F解（3）ABDCBAL解（4）解另解（1）LABCDE（2）F（3）LABCDAB（4）C28将下列函数变换为最小项之和的表达式（1）BAL解ACCB3,567LABABM（2）解CCBAB0,1346,7LABACM（3）CBABCABBCBA3,45LABCM（4）解（CBACABABCABCABCA1,2345,67LBCBCABCM29用卡诺图化简下列逻辑函数为最简与或表达式1解直接在卡诺图上填写对应的各项。如图291所示。图291LBAC2CA解直接在卡诺图上填写对应的各项。如图292所示。图292化简结果LABC3D解直接在卡诺图上填写对应的各项。如图293所示。图293化简结果LABDC4B解直接在卡诺图上填写对应的各项。如图294所示。图294化简结果LABCD利用代数法化简DCDCBABCDAB1DCAB5BL解本题函数不是“与或”表达式，因此不能直接用卡诺图进行化简。令M,则有CCAM图295MCBA得到CM于是有ABLC6ACD解首先将逻辑函数做适当的变化BABLCACD即BAL注意到要求出L的非，所以，在卡诺图中对“0”画包围圈。图296得到LABCDA7解令M图2971MABDDABM于是有CLBDCA0DA（由此处可以继续用代数法化简DCBAC1BA（DCBA代数法化简结束）再用卡诺图对L进行化简图2972最终结果LABDABC8解0C代数法继续ACDBA（D1CD代数法结束）最终结果LCD210用卡诺图化简下列逻辑函数为最简与或表达式15,210M,BA解画出卡诺图图2101化简结果LACB215,432,09,1MD,（解画出卡诺图图2202DCAABL就图2202来讲，两个蓝色包围全和粉色包围圈，可有不同的组合，因此可以有多个例如）LABACDBCD314,20,9864,3210M,（解画出卡诺图图2103化简结果LBD415,40,9831M,CA解画出卡诺图图2104LABCD211将下列具有约束条件的函数化简为最简与或表达式16,1D5,43M,解画出卡诺图图211（1）化简结果LABC24,2D7,3M,（解画出卡诺图图211（2）化简结果BCAL310,82D15,7643,0MD,（解画出卡诺图图211（3）化简结果LABDC412,7D1,54,MC，解画出卡诺图图211（4）化简结果LBCAD3集成逻辑门电路习题31电路如图题31（A）、（B）、（C）、（D）所示，试找出电路中的错误，并说明为什么。ABCD4LABCD1L1ABAB1L2ABAB0ACBD3LABCD图题31解（A）,对于或门来讲，只要有一个输入为“1”，则不管别的输1入为何，其输出一定为“1”。因此对于活门来讲，不用的输入端，不能固定连接逻辑“1”。（B）任何逻辑变量和逻辑“0”相与，其结果一定为“0”，所（BAL2以与其余的两个变量就无关了。所以对于与非门来讲，不使用输入端，只能连接逻辑“1”。（C）只有开路输出的逻辑门才可以线与，但图中所使用的不是开路门，所以不能将输出直接相连接。（D）由于图中使用的开路门，所以可以直接连接构成线与逻辑，但是必须上拉电阻。而图中遗漏了这一关键部件。32试写出下面各电路所实现的逻辑功能表达式。BABCDARCVCCL11ENABCD1L2图题32解（A）ABL1（B）（当0）ENC2（当1）Z33试写出下面各电路所实现的逻辑功能表达式。EN11ENBAEB1TGCAAB1L1L2图题33解（A）可以看出，变量A和B通过或非后，经由传输门到达L1，所以。CL1（B）可以看出，变量A和B通过分别，经由三态反相门后到达L2，所以。E234使用TTL门电路设计一个发光二极管（LED）驱动电路，设LED的UF22V，ID10MA，若VCC5V，当LED发光时，电路输出低电平。解由本书的表39可知，TTL门输出低电平电压为04V，输出电流16MA，所以满足要求。本题值得注意的是，UF22V，电路工作时必须保证此条件，所以必须串接一个电阻，当经由电源来的10MA电流。在其电阻上的压降为24V，这样就有5V22V24V04V0，满足基尔霍夫电压定律。如图34所示。40出图34门电路驱动发光二极管35画出用两只OC门实现的电路图。FABCD解此题的关键点是要使用开路门，并注意必须将两个输出端相连接后经过一个外接电阻连接到电源上去。电阻值根据实际情况决定（参考表39）。例如对于TTL门电路，输出高电平大于24V，低电平小于等于04V，而输出高电平电流大小于等于04MA，低电平输出电流大小于等于16MA。36某一74系列与非门输出低电平时，最大允许的灌电流IOLMAX16MA，输出为高电平时的最大允许输出电流IOHMAX400A，测得其输入低电平电流IIL08MA，输入高电平电流IIH15A，试问若不考虑裕量，此门的时间扇出为多少解根据扇出系数的定义，分别计算高电平和低电平两种情况，取其小的一个作为扇出系数。N高625140MAXIHOABBADCFF1F2ABCD门2门1F1F2线与FRCICCN低20816MAXILO显然应该是N20。37试画出图题37所示电路输出端L1、L2的波形。EN1ADEL1A1AL2ADEB图题37解首先必须明确，图中的三态反相器的输出情况，在E1时，三态输出反相器有确定的输出，即为，；当E0时，为高阻状态，可将对应链DL12接的门电路输入脚理解为悬空，即逻辑“1”,从而有，。波形图如图37AL102所示。图3738在TTL74系列电路中，试确定图题38中各门电路的输出是什么状态1VCCVIH悬空L1VIL110KL2CL351VIHDL4VIL110KABVCCVIL1L5EENFL651KVIH1ENVCC1L7GVIL51KVCCVIL悬空L8H图题38解（A）在TTL74系列电路中，悬空的输入端子悬空时视为高电平（测量值一般是14V），即逻辑“1”，而所使用的电源电压连接到输入端，当然是逻辑“1”，所以L10IHIVB图中的输入端所连接的电阻，大于开门电阻（RON2K），所以可视为逻辑“1”，因此其与任何变量相或都为逻辑“1”，所以L20C连接与非门的一个端子的电阻小于关门电阻（ROFF08K），所以可视为逻辑“0”，所以L31D与（B）情况相仿，所以L40（E）图中的三态控制端EN不使能，所以L5Z即高阻状态（F）图中的三态控制端EN使能，51K大于开门电阻，所以对应的输入，故或非的结果是L60G图中是同或运算，其中一个输入端恒接逻辑“1”。VIL0ILCIVL7H本题图是与或非运算018IL39试说明图题39所示各个CMOS门电路输出端的逻辑状态，写出相应信号的逻辑表达式。AAL15V100BAL25V35VCAL35V100KDAL45V08VEAL55V1001FAL65V35V1GAL75V100K1HAL85V08V1IAL95V1001JAL105V35V1KAL115V100K1LAL125V08V1图题39（A）解图中是CMOS集成门，MOS器件栅极电流近似等于零，所以100K电阻不起作用，相当于该端子接地，即逻辑0，所以有11AL（B）解对于输入电压35V可以看作是逻辑1，所以有2C解图中是CMOS集成门，MOS器件栅极电流近似等于零，所以100电阻没有作用，相当于该端子接地，即逻辑0，所以有103ALD解08V可以看作是逻辑0，故有4E解图中是CMOS集成门，MOS器件栅极电流近似等于零，所以100K电阻没有作用，相当于该端子接地，即逻辑0，所以有AL5F解对于输入电压35V可以看作是逻辑1，所以有016G解图中是CMOS集成门，MOS器件栅极电流近似等于零，所以100电阻没有作用，相当于该端子接地，即逻辑0，所以有AL7H解08V可以看作是逻辑0，故有A8LI解图中是CMOS集成门，MOS器件栅极电流近似等于零，所以100K电阻没有作用，相当于该端子接地，即逻辑0，所以有9J解对于输入电压35V可以看作是逻辑1，所以有AL110K解图中是CMOS集成门，MOS器件栅极电流近似等于零，所以100电阻没有作用，相当于该端子接地，即逻辑0，所以有1H解08V可以看作是逻辑0，故有A12L4组合逻辑电路的分析与设计习题41组合逻辑电路如题41所示，要求（1）写出F的逻辑表达式并化简为与或式；（2）列出F的真值表；（3）试说明该电路的逻辑功能。1ABFC图题41解（1）写出F的逻辑表达式并简化为与或式。CBACBA（2）列出F的真值表ABCABCCBAF000011001000010000011000100000101000110000111101（4）该电路的功能是变量A、B和C的状态是否相同，是F1，否则F042分析下图所示电路的逻辑功能。CL1S111ABL2L3L4图题42解由图可以写出S表达式CBL12C34421LABABCCBA43分析图题43示电路的逻辑功能。YAB11111图题43解Y44有一组合逻辑电路如图题44（A）所示，其输入信号A、B的波形如图题44（B）所示。要求（1）写出逻辑表达式并化简（2）列出真值表（3）画出输出波形（4）描述该电路的逻辑功能。ABLABL图题44（A）（B）解（1）列出真值表BALBAABL000011101111（2）画出输出波形（3）描述该电路的功能该电路实现A、B的或功能。45输入波形如图题45所示，试画出下列各表达式对应的输出波形。（1）（2）YABYABABY图题4546根据下列各逻辑表达式画出相应的逻辑图。（1）Y1ABAC（2）Y2ABC（1）Y1ABAC（2）CABY47试设计一个一位二进制全减器电路。解设A为被减数，B为减数，CI为向借位，低位有借位，D为差。CI1ABDCI0000000111010100110010011101011100011111ABCBACDIIII1I1IIIBAC1I1IIB1I1I1I1IIABCIIIBA1I此题的CI，还可以有另外的形式ABCBA1I1I1I1III1I1ABIIII（C1II48试用与非门实现将余3BCD码转换为8421BCD码的电路。解根据原理有余3BCD码8421BCD码3，那么，8421BCD码余3BCD码3。根据二进制运算规则，减去一个数，就等于加上这个数的补码，于是我们可以使用减法器来实现本题的要求。3的补码是13，即DH（1101）。电路如图48（A）所示。首先设计一个由与非门构成的异或门，如题图48所示。题图48（A）由数字电路知识，我们知道1IIIICBASIIIICI1IIAIIIBC利用前述的异或门，构成一位全减器，如题图48（B）所示。题图48（B）将上述一位全加器级联，构成四位全加器，制作成一个符号，并根据前面的分析连线，如题图48（C）所示。题图48（C）49试用2输入与非门和反相器设计一个3输入（I0、I1、I2）、3输出（L0、L1、L2）的信号排队电路。它的功能是当输入I0为1时，无论I1和I2为1还是0，输出L0为1，L1和L2为0；当I0为0且I1为1，无论I2为1还是0，输出L1为1，其余两个输出为0；当I2为1且I0和I1均为0时，输出L2为1，其余两个输出为0。如I0、I1、I2均为0，则L0、L1、L2也均为0。解根据题意，列出如下真值表I2I1I0L2L1L0000000XX1001X10010100100由上表可以写出如下函数表达式0IL011I202I题图49410某个车间有红、黄两个故障指示灯，用来表示3台设备的工作情况。如一台设备出现故障，则黄灯亮；如两台设备出现故障，则红灯亮；如三台设备同时出现故障，则红灯和黄灯都亮。试用与非门和异或门设计一个能实现此要求的逻辑电路。解根据题意，设三台设备分别为A、B、C，为0时无故障，为1时表示有故障，黄灯用LY，红灯用LR表示，LY、LR为1表示灯亮，列出如下真值表ABCLRLY0000000101010010111010001101101101011111ABCBCALRABCABCCBALY题图410411设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。解1）设楼上、楼下开关分别是A、B，L是楼道的灯，如题图411所示。2）设开关A、B向上拨为1，向下拨为0；灯亮为1，灯灭为0。根据题意，列出真值表如下ABL001010100111对应的逻辑表达式BAL题图411412设计一个用来判别一位10进制数的8421BCD码是否大于5的电路。如果输入值大于或等于5时，电路输出为1；当输入小于5时，电路输出为0。解根据题意，列出真值表DCBAL00000000100010000110010000101101101011111000110011注意到是8421BCD码，所以可利用为无关项。ABCDCBADABCLD题图412413输入A、B、C、D是一个10进制数X的8421BCD码，当X为奇数时，输出Y1，否则Y0。列出该题的真值表，并写出输出逻辑函数表达式，画出逻辑电路图。解根据题意列出真值表DCBAY00000000110010000111010000101101100011111000010011ABCDBCADBCYACBDBACD由上式画出逻辑电路，如题图413所示。题图413414有一个火灾报警系统，设有烟感、温感和紫外光感3种不同的火灾探测器。为了防止产生误报警，只有当其中两种或三种探测器发出火灾探测信号时，报警系统才发出报警信号，试用或非门设计该报警电路。解采用正逻辑，用A、B、C分别表示烟感、温感、自外感状态，Y表示报警；设有火灾探测信号为1，无火灾探测信号为0，报警为1，不报警为0。根据题意，列出真值表如下ABCY00000010010001111000101111011111ABCBCAYABC题图414415旅客列车分为特快、直快和慢车3种，车站发车的优先顺序为特快、直快、慢车。在同一时间内，车站只能开出一班列车，即车站只能给出一班列车所对应的开车信号，试用与非门设计一个能满足上述要求的逻辑电路。解采用正逻辑，用A、B、C分别表示特快、直快、慢车之状态，X、Y、Z分别表示与之对应的开车信号。设有车为1，无车为0；允许开车为1，不允许开车为0。根据题意，列出真值表如下ABCXYZ000000001001010010011010100100101100110100111100，AXBYCAZ题图415416试用74LS138设计1位全加器。解在STA1，时，38译码器的输出取决于A0、A1、A2的状态0STCBA2AA1BA0CI1SICI0000000110010100110110010101011100111111注意到38译码器是输出低电平有效，对应于、任一个有效（低电Y247平），全加器的SI1，对应于、任一个有效（低电平），全加器的3567CI1，ABC74LS138A0A2A1STBSTCSTAY0Y7Y6Y5Y4Y3Y2Y11CISI题图416417用译码器实现一组多输出函数。；。1FABC2FABC3FABC解根据给出的逻辑函数，共有3个输入变量，3个输出变量。选用38译码器及与非门。由题意可得真值表，注意到38译码器输出为低电平有效。ABCF1F2F3000010001111010010011011100111101110110011111111题图417418分别用74LS153实现逻辑函数和。1FAB2FACB（1）解列出真值表AS1BS0F1ZA00I0A001I1A110I2A011I3A1根据上述真值表，可以画出对应的逻辑图。题图418（1）ABF（2）解列出真值表BS1CS0F2ZA00I0AA01I1A010I2AA11I3A1根据上述真值表，可以画出对应的逻辑图。题图418（2）BCAF419试用四位集成全加器实现将余3BCD码转换为8421BCD码的电路。解由数字编码知识可知3BCD码8421BCD码3即8421BCD码3BCD码3减去一个数，就等于加上这个数的补码，在4位二进制中，3的补码是13。因此可以使用4为全加器实现本题的要求。题图419420如图题420所示逻辑电路由两个功能块和组成，X1X0和Y1Y0是两个2位2进制数，要求（1）分析每个功能块电路的逻辑功能，写出逻辑表达式，列出真值表；（2）分析整个电路的逻辑功能。Y1STAA0A1A2Y0STC74LS138Y2Y7Y6Y5Y4Y3STB1D01D1A12D32D22D12D01D31D21Y2ENA074LS2531EN2Y11X1Y1X0Y0D0B1D1B074LS2074LS20图题420（1）解X1Y1B0B1D100000001110101101110100011010011000111110000BYXBYXB111001010111D（01010101BYXBYX01X0S1Y0S0B0ZAD0ZA00I0A0I0A001I1A1I1A110I2A0I2A111I3A0I3A000B00YXYD（3）本题图的功能是一个2位全减器D1D0X1X0Y1Y0,B1是借位。421试判断下列函数组成的电路是否存在风险，是何种风险。（1）（2）FABCFABC（3）（4）解（1）当AC1时，故存在险象，会出现负窄脉冲干扰。BF（2）当AB1时，故存在险象，会出现正窄脉冲干扰。C（3）当ABD1时，故存在险象，会出现负窄脉冲干扰。（4）当ABC1时，故存在险象，会出现正窄脉冲干扰。DF第五章集成触发器51画出由两个或非门构成的基本RS触发器的电路图，并写出状态转换表。已知RS的输入波形如图题528所示，试画出输出Q和的波形。设初始状态为Q0。图题528解用或非门构成RS触发器值得说明的是，利用或非门构成基本触发器时，其置位、复位被定义为S、R图中，灰色为约束条件区域，此时基本触发器的输出为红色线条，即Q和均为“1”，是触发器不允许的状态；蓝色区域为不定状态，它是在R、S由“1”同时变为“0”而出现的状态，由于实现无法判断触发器将会是什么状态，故称之为不定状态。52已知同步D触发器的波形如图题529所示，试画出输出Q的波形。设触发器的初始状态为Q0。CPDCPDAB图题529解同步D触发器存在空翻转问题，在CP高电平期间，当Q为0时，如果出现D由0变为1，对触发器的Q就会变成1；在CP高电平期间，当Q为1时，如果出现D由1变为0，对触发器的Q就会变成0。也就是说，在CP高电平期间，D的变化会引起D触发器的状态变化。53主从JK触发器的输入CP、J、K的波形如图530所示，试画出输出Q的波形。设触发器的初始状态为Q0。CPCPABJKJK图题530解JK触发器是在CP的下降沿，依据JK的输入而使得触发器状态发生变化。54已知，图531中各触发器的初始状态Q0，试画出在CP脉冲作用下各触发器Q端的电压波形。1DC1CPQ1FF11DC1CPQ1FF21DC1CPQFF31DC1CPQFF41JC1CPQ1FF51K11JC1CPQFF61K1JC1CPQFF71K11JC1CPQFF81K1CP图题530解根据各个触发器的连接关系，并注意到各自的有效沿，可以画出如下波形。55维持阻塞D触发器74LS74的电路输入波形如图题532所示，画出输出Q端的波形。CPCPABDD图题532解维持阻塞D触发器74LS74是CP上升沿触发。56画出图题533所示的维持阻塞D触发器Q的波形。CPCPABDDDRDSS1R1图题533解维持阻塞D触发器74LS74是CP上升沿触发，其直接置位和直接复位均是低电平有效，且不受CP的限制。57根据图题534所示的触发器的电路、输入CP和A的波形，试画出Q2的波形。设触发器的初始状态为Q0。CP1JC1A11K1JC1Q21K1Q1CPAAB图题534解JK触发器是CP下降沿有效，在JK1时，为计数工作方式。58在图题535的主从JK触发器电路中，CP和A的电压波形如图中所示，试画出Q端对应的电压波形。设触发器的初始状态为Q0。图题535解注意到图中是JK触发器，有效触发沿是下降沿。59试画出图题536电路输出端Y、Z的电压波形。输入信号A和CP的电压波形如图中所示。设触发器的初始状态均为Q0。OTCPOTA1DC1CPA1DC1YZ图题536解D触发器的有效触发沿是上升沿。为了便于绘图，在原有图中，做适当标注，并设初始状态Q0、Q1均为“0”，如下图所示。解答错误510画出图题537电路输出端Q2的电压波形。输入信号A和CP的电压波形与上题相同。假定触发器为主从结构，初始状态均为Q0。CP1JC1A11KR1JC1Q21K1Q1图题537解JK触发器的有效触发沿是下降沿，其复位是低电平有效。CP1JC1A11KR1JC1Q21K1Q1655G555构成的多谐振荡器如图题626所示，试计算该电路输出电压的频率，画出输出电压VO及01F电容两端电压的波形。VCC12V。R2R1VCC45555837612CVO01F2K1K图题626解电源电压为12V，所以UO的高电平接近12V，低电平接近0V。根据公式F36KHZ3612431403KHZ0RCR2R1VCC45555837612CVO01F2K1K图中（注意波形图是稳定工作情况下波形）T10693R2C693S36690193MST2R1R2C2079S02766某单稳态触发器由555定时器组成，若其定时电容C01F，定时电阻R10K，输入信号脉冲宽度TW50S，周期T1500S的负脉冲。试计算单稳的宽度及输出信号的周期大小。解单稳态的输出脉冲宽度TW，暂稳态时3610101MSR间TW小于信号的周期T（1500S15MS），电路能正常工作。我们知道，单稳态触发器只能对输入信号的脉冲宽度进行调整，而不能改变输入信号的频率。所以，输出信号的频率与原输入信号相同，故F1/T6667HZ。67图题627为两相时钟发生器。VCCTHOUTVCOGNDDISC1DC1QRVCC5VR122KR21KC0047FVO11Y1Y2CB555图题627（1）定性画出CB555的输出端VO与Q、及Y1、Y2的所对应的波形（至少画4个VO周期）。（2）计算VO的周期TO。解1图中CB555电路构成多谐振荡器、触发器DFF接成二分频电路。图中输出Y1是VO和Q相或的逻辑输出，Y2是VO和相或的逻辑输出。图中各点信号的波形图如下Q所示。（2）根据CB555电路构成多谐振荡器的周期计算公式，可计算该电路的振荡周期0137（MS）36O1206930693210471TRC（）68图题628所示电路455551837621C1R3VCCVO001F001F455552837621C2022F001F24KR25VS20KR1图题612（1（试分析555（1）和555（2）所组成电路的功能。（2）若要求扬声器在开关S按下后，以12KHZ频率持续响10S，试确定图题612中R2的阻值。解1图中的555（1）是单稳态触发器，555（2）是受控制的多谐振荡器。2根据题意，555（1）暂稳态为10S，则有W10693TRCR11443M，这一电阻值太大，不好实现。若把电容C1的容6106930值变大到1F，则R1的阻值为1443M。当VO1时，555（2）构成的多谐振荡器工作，其振荡频率为F1200HZ，617232C4（32614324100R69对一脉冲信号实行延迟，能否用集成时基电路555和双单稳态集成电路74LS221加必要的电阻电容和门电路实现若用74LS221则电路如何连接74LS221的功能表、引脚及脉冲信号延迟波形如图题629所示。引脚CEXT和REXT/CEXT分别表示外接电容和电阻（R、C的数值不要求计算，T2为延迟时间）。图题629解可以用集成时基电路555和双单稳态集成电路74LS221加必要的电阻电容和门电路实现。如下图所示。如果使用集成电路74LS221实现，如下图所示。610555组成的多谐振荡器电路，电压控制端UCO4V时的电路图如图题630所示，试画出输出波形，并说明回差电压的大小。图题630解由555电路内部电路图可知，CU端是比较器C1的同相端，若施加以UI（4V），它就是C1的同相端电平，而比较器C2的反相端电平就是UI2V。由下图可知，回差电压21等于2V（注意波形图是稳定工作情况下波形）。7时序逻辑电路的分析和设计习题71计数器电路如图题71所示。设各触发器的初始状态均为“0”，分析该电路的逻辑功能。图题71解由图可以写出各个触发器驱动方程和状态转换表，3210JKQ210JKQ10J01JKZCP由状态转换表，可以绘制出逻辑波形图分析结果，该电路是一个具有异步清零的4位二进制同步计数器。（Z的高电平宽度应与Q0的高电平宽度相同）73计数器电路如图题73所示。设各触发器的初始状态均为“0”，要求（1）写出各触发器的驱动方程和次态方程；（2）画出次态卡诺图；画出状态转换图并说明该计数器电路的逻辑功能；Q0C11J01K0Q0C11J11K1Q1Q1C11J21K2Q2Q21111CPQ0Q1Q2图题73解（1）驱动方程12120J01J1012QJK21次态方程N01N02N012N0N01N0QQK111JN012N2N2N（2）状态转换表CPQ2Q1Q012JK0J1012QJK21CPCP10Q000001111110011111201111101301011101500101101000结论五进制异步减法计数器78试分析图题78的计数器电路，说明这是多少进制的计数器。CTPCPD2D3Q0Q1Q2Q374160D0D1CRLDCOCTT11CPZ图题78解74160是同步预置、异步清零的8421BCD码10进制同步加法计数器，因此预置只发生在CP脉冲的上升沿。当计数器到达1001后，LD有效，等到CP上升沿到来后，将0011加载给计数器，所以该计数器的状态依次是0011、0100、0101、0110、0111、1000、1001，总共7个状态，所以是7进制计数器。该计数器逻辑波形如下710分析图题710所示电路，画出它们的状态图和时序图，指出各是几进制计数器。CTPCPD2D3Q0Q1Q2Q37416356721413121143D0D1CR1LDCO915CTT10CTPCPD2D3Q0Q1Q2Q37416356721413121143D0D1CR1LDCO915CTT10111AB图题710解74163是同步预置、同步清零的16进制同步加法计数器。A计数器从0000计数到1100，当为1100时，与非门输出0，在其后的一个CP到来后，计数器变为0000，回到原始初态。于是得出结论，此时为13进制计数器。B计数器计数到达1100时，与非门输出0，在其后的一个CP到来后，计数器变为0100，回到原始初态。于是得出结论，此时为9进制计数器。（A）713分别画出利用下列方法构成的10进制计数器的接线图。（3）利用74LS161的异步清零功能；（4）利用74LS163的同步清零功能；（5）利用74LS161或74LS163的同步置数功能；（6）利用74LS290的异步清零功能；解对于异步清零的计数器而言，要能够实现异步清零，该计数器本身的满容量计数值必须大于所要求的计数值，才能达到设计的要求。也就是，清零动作是发生在正常计数满后的一个状态。这个状态持续时间非常短暂，它和计数初始状态共同享有一个时钟周期。使用加载初值方法，其要求与异步清零法一样，该计数器本身的满容量计数值必须大于所要求的计数值，才能达到设计的要求。对于具有同步置数的计数器来讲，只要计数达到所要求之值后，下一个时钟将计数初值载入即可。遵照上述原理，分别得到如下电路714用2片74161分别采用反馈置数法和反馈清零法构成从0开始的60进制加法计数器。解74161是具有同步预置、异步清零的4位二进制同步加法计数器。计数器本身的满容量计数值必须大于所要设计的计数值，才能达到设计的要求。清零动作是发生在正常计数满后的一个状态。这个状态持续时间非常短暂，它和计数初始状态共同享有一个时钟周期。反馈置位法只要计数达到所要求之值后，下一个时钟将计数初值载入即可。遵照上述原则，可分别设计出60十进制计数器。反馈清零法构成的60进制计数器反馈清置数构成的60进制计数器717集成4位双向移位寄存器74194的应用电路如图770所示，试画出电路的状