基于DSPBuilder的DDS设计

-I-目 录第一章 绪 论 .11.1 引言 .11.2 频率合成的概念及其发展 .11.3 Matlab/Dsp builder简介 .41.4 Modelsim仿真软件 .71.5 论文研究内容和目的 .8第二章 软件设计 .92.1 Simulink模型仿真 .92.2 Quartus的功能及应用 .102.3使用 QuartusII实现时序仿真 .172.4 DSP Builder层次化设计 .18第三章 DDS 的理论性能分析 .193.1 DDS的基本原理 .193.2 理论计算 .203.3 用 DSPBuilder设计 DDS.21结 论 .26参考文献 .27致 谢 .28摘 要直接数字频率合成技术（DDS）在数字通信系统中被广泛采用。DSP Builder是 Altera公司推出的一个面向 DSP开发的系统级工具，本论文是在研究直接数字频率合成技术基本原理的基础上 ,利用 DSPBuilder对直接数字频率合成器进行算法级建模和硬件实现，而将 Quartus作为底层设计工具置于后台，从而最大程度地发挥了这三种工具的优势。本设计采用 DSP Builder作为 Simulink中的一个工具箱，使得用 FPGA设计 DSP系统完全可以通过 Simulink的图形化界面进行，并给出了设计过程和仿真，直到把设计文件下载到 FPGA中实现硬件。关键词:直接数字频率合成 DSPBuilder Simulink QuartusII FPGAABSTRACTDirect Digital Synthesis Technology (DDS) in digital communications systems that are widely used. DSP Builder is Altera has introduced a DSP-oriented development of system-level tools, in this paper is on Direct Digital Synthesis technology on the basis of basic principles, using DSPBuilder on Direct Digital Synthesis for algorithm-level modeling and hardware, And will Quartus design tools at the bottom as a background to maximize the advantages of these three tools. This design uses a DSP Builder Simulink in a tool box, making DSP with FPGA design system is entirely possible through the Simulink graphical interface, and gives the design process and simulation, until the design documents downloaded to the FPGA to achieve hardware. Key words: Direct Digital Synthesis DSPBuilder Simulink QuartusII FPGA-1-第一章 绪 论1.1 引言1971 年，美国学者 J.Tierney 等人撰写的“A Digital Frequency Synthesizer”-首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新合成原理。限于当时的技术和器件生产，它的性能指标尚不能与已有的技术相比，故未受到重视。近 1 年间，随着微电子技术的迅速发展，直接数字频率合成器（Direct Digital Frequency Synthesis 简称 DDS 或 DDFS）得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的姣姣者。具体体现在相对带宽宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。DDS 问世之初，构成 DDS 元器件的速度的限制和数字化引起的噪声这两个主要缺点阻碍了 DDS 的发展与实际应用。近几年超高速数字电路的发展以及对 DDS的深入研究，DDS 的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平。随着这种频率合成技术的发展，现已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。 实现 DDS 的方式由单一的小规模的集成元件，发展到现在的大规模集成电路独立完成，在功耗和成本方面也显现出其优势。如今，作为信号源的主要部分，很多著名的芯片生产商仍在 DDS 方面上不断深入研究，开发更低成本，低功耗的芯片，而速度和稳定性却不断提高。在可编程逻辑器件方面，DDS 同样显示出它的优势。因此，DDS 已经成为当今信号处理中的主要发展研究方向。1.2 频率合成的概念及其发展现在的战争从根本上就是敌我双方高科技的较量电子战在一场现代化战争中已是重要的组成部分。比如雷达定位，遥测遥控，卫星通信等，在海湾战争，南斯拉夫，阿富汗及伊拉克战场上，电子战都发挥着举足轻重的作用。谁的武器中的电子系统体积小，集程度高，精度越好，抗干扰性越好，谁取胜的可能性就越大。其中电子系统的核心部分频率合成器更加成为整个电子战争的关键所在。因此，人们对频率合成器的相位噪声，频率分辨率，频率转换时间，频率稳定度，相对工作带宽，体积，功率等指标要求越来越高。频率合成器一般分为直接式，间接式，直接数字式三种基本形式。早期的频率合成器采用直接的方式，是由一个或多个晶体震荡器经分频，倍频，混频得到所需频率。它又包括直接式相关频率合成器和直接式非相关频率合成器。直接式相关频率合成器只有一个频率参考源，合成器所需产生的频率由这个参考源经过分频，混频，倍频后而产生，这样的方式产生的各个频率的精度和参考频率源一-2-致；直接式非相关频率合成器采用多个参考频率源，这样需要产生多个频率稳定度和精度都相同的频率源是相当复杂和困难的，所以直接相关式应用较多，而直接非相关式现在已较少使用了。直接模拟合成频率捷变较快，相位噪声低，所以目前仍在应用。直接模拟式频率合成器的主要特点是体积庞大，近几年随着声表面波技术的发展，直接模拟式频率合成器体积会变小，因此还具有一定的发展前景。上世纪六十年代，相位反馈理论和模拟锁相技术的应用，产生了间接合成理论，由此引发了频率合成理论的第一次革命。间接频率合成包括模拟间接频率合成（注入锁相，模拟环路锁相，取样锁相） ，锁频环频率合成，数字锁相频率合成。这种方法主要是将相位反馈理论和锁相技术应用于频率合成领域，它的主要代表是锁相环 PLL（Phase-Lockde Loop）频率合成，称为第二代频率合成技术。现在最常用的结构是数模混合的锁相环，即数字鉴相器，分频器，模拟环路滤波和压控振荡器的组成方式，因具有相噪声低，杂散抑制好，输出频率高，价格便宜等优点至至今仍在频率合成器领域占有重要地位。目前已有许多性能优良的单片PLL 频率合成器面市，PLL 频率合成利用了相位反馈控制原理来稳频，在频率切换数度要求不高，但相对相位噪声，杂散有较高要求时，PLL 频率合成有特殊的优势。PLL 式频综输出的频率分辨率越高时，器频率切换数度就越慢。如果要提高切换速度，就必须牺牲分辨率，这是 PLL 的工作原理所致，无法通过性能优化来解决。所以在选择锁相式频率合成时除了考虑频谱纯度外，还要考查其他性能是否满足要求。随着数字信号理论和超大元曲模集成电路 VLSE 的发展，在频率合成领域诞生了一种革命的技术，那就是七十年代出现的直接数字频率合成器 DDS（Direct Digital frequency Synthesis）,它的出现标志着频率合成技术迈进了第三代。1971 年3 月，J.Tierney 和 C.M.Tader 等人 首先提出了 DDS 的概念：利用数字方式累相相位，再以相位之和作为址来查询正弦波幅度的离散数字序列，最后经 D/A 变换得到模拟正弦输出。DDS 由于具有较高的频率分辨率，极快的变频速度，变频相位连续，相噪较低，易于功能扩展合全数字化便于集成等优点，因此在短短二十多年里得到了飞速地发展和广泛的应用。DDS 在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。 (1) 输出频率相对带宽较宽 输出频率带宽为 50%fs (理论值) 。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到 40%fs。 (2) 频率转换时间短 -3-DDS 是一个开环系统，无任何反馈环节，这种结构使得 DDS 的频率转换时间极短。事实上，在 DDS 的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。(3) 频率分辨率极高 若时钟 fs 的频率不变，DDS 的频率分辨率就由相位累加器的位数 N 决定。只要增加相位累加器的位数 N 即可获得任意小的频率分辨率。目前，大多数 DDS 的分辨率在 1Hz 数量级，许多小于 1mhz 甚至更小。(4) 相位变化连续 改变 DDS 输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。 (5) 输出波形的灵活性 只要在 DDS 内部加上相应控制如调频控制 FM、调相控制 PM 和调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能，产生 FSK、PSK、ASK 和MSK 等信号。另外，只要在 DDS 的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当 DDS 的波形存储器分别存放正弦和余弦函数表时，既可得到正交的两路输出。 (6) 其他优点 由于 DDS 中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。 DDS 也有局限性，主要表现在：(1) 输出频带范围有限 由于 DDS 内部 DAC 和波形存储器(ROM)的工作速度限制，使得 DDS 输出的最高频率有限。目前市场上采用 CMOS、TYL 、ECL 工艺制作的 DDS 芯片，工作频率一般在几十 MHz 至 400MHz 左右。采用 GaAs 工艺的 DDS 芯片工作频率可达 2GHz 左右。 (2) 输出杂散大 由于 DDS 采用全数字结构，不可避免地引入了杂散。其来源主要有三个：相位累加器相位舍位误差造成的杂散；幅度量化误差(由存储器有限字长引起)造成的杂散和 DAC 非理想特性造成的杂散。 根据上文的分析，本论文详细地阐述和分析 DDS 原理，具体讨论 DDS 的优势和缺点，利用 Quartus II 得出系统原理框图和源程序；根据制作的实际电路，测试-4-系统性能；同时，显示实际 DDS 电路中模拟时序。由此，通过学习，进一步学习和掌握 DDS 的原理，在具体应用中逐渐解决问题 。1.3 Matlab/Dsp builder 简介Matlab 是国内强大的数学分析工具，广泛用于科学计算和工程计算，还可以进行复杂的数字信号处理系统的建模、参数估计及性能分析。Simulink 是 Matlab的一个组成部分，用于图形化建模仿真。DSP Builder 是 Altera 公司推出的一个面向 DSP 开发的系统级工具，它构架在多个软件工具之上，并把系统级（算法级建模）和 RTL 级（硬件实现）两个设计领域的设计工具连接起来放在Matlab/Simulink 平台上，而将 Quartus作为底层设计工具置于后台，从而最大程度地发挥了这三种工具的优势。DSP Builder 作为 Simulink 中的一个工具箱，使得用 FPGA 设计 DSP 系统完全可以通过 Simulink 的图形化界面进行，只要简单地进行 DSP Builder 工具箱中的模块调用即可。Matlab/DSP Builder 尤其适用于一些在Quartus上不方便完成或不能完成的设计项目（如涉及算法类及模拟信号处理与生产方面的系统处理） 。DSP Builder 还可以自动完成大部分的设计过程和仿真，直到把设计文件下载到 FPGA 中。DSP Builder 提供了 QuartusII 软件和 MATLAB/Simulink 工具之间的接口。其具有如下特性： 1.用于连接 Mathwork 的 MATLAB（信号处理工具箱和滤波器设计工具箱） ，Simulink 环境和 Altera 的 Quartus II 设计软件环境。 2.支持 Altera 的 DSP 核，这些核均可以从 Altera 的网站上下载（例如：FIR Compiler、Reed-Solomon Compiler 等等） 。 3.可以利用 Altera 的 DSP 开发板来快速的实现设计的原型。 4.支持 SignalTapII 逻辑分析仪（一种嵌入式的信号分析仪，它可以探测到DSP 开发板上 Altera 器件内部的信号，并把数据引入到 MATLAB 的工作区以便于进行可视化的分析） 。 5.包括了用户可以创建的定制的逻辑，用于配合 SOPC Builder 和 NiosII 嵌入式处理器设计。 6.包括了 PLL 块，用于多时钟设计。 7.包括了状态机块。 8.针对 DSP 系统的算法和实现，支持统一的表示方法。 9.根据 MATLAB 和 Simulink 的测试矢量，可以自动生成 VHDL 测试激励或Quartus II 矢量文件（.vec） 。 10.自动调用 VHDL 综合器和 Quartus II 编译器。 11.仿真可以设定为比特或周期精度。 -5-12.提供多种的定点运算和逻辑操作，用于配合使用 Simulink 软件。 13.支持多种 Altera 的器件： Stratix、Stratix II 和 Stratix GX 器件； Cyclone 和 Cyclone II 器件； APEXII、APEX 20KC 和 APEX 20KE 器件； Mercury 器件； ACEX 1K 器件； FLEX 10K 和 FLEX 6000 器件。 利用 Matlab 和 DSP Builder 进行模块设计也是 SOPC 技术的一个组成部分。这是由于利用 Matlab/DSP Builder/Quartus可完成纯硬件的 DSP 算法模型及实现，从而构成嵌入式系统外围接口的协处理模块，再进一步构成软件程序中的精简指令，DSP 模块或其他功能模块可以成为单片 FPGA 电路系统中的一个组成部分，而且通过 Matlab/DSP Builder，可以直接为 Nios 嵌入式处理器设计各类加速器，并以指令的形式加入到 Nios 的指令系统，从而成为 Nios 系统的一个接口设备，与整个片内嵌入式系统融为一体。即利用 DSP Builder 和基本的 Nios CPU，用户可以根据项目的要求，自己构建自己需要的 DSP 处理系统。本章主要介绍利用 Matlab/ DSP Builder/Quartus三个工具软件联合开发的设计流程。图 1.1 为 Matlab/DSP Builder/Quartus联合应用框图。由图 1.1 可见，设计流程从利用建立 DSP 电路模型开始，电路模型的建立可以是图形化的，利用 Simulink 和 DSP Builder 中提供的丰富的功能模块和 IP 核进行设计。DSP Builder 中包含了算术和存储功能等设计模块以及 IP 库中的许多复杂功能模块。电路中的功能模块和 IP 的技术参数、数据格式、数据类型和总线宽度等都可以直接设置。电路模型设计完成后，可以进行系统级的模型仿真，这与目标器件和硬件系统没有关系，是基于算法的仿真。下个步骤是利用置于 Simulink 电路模型界面的 DSP Builder 的SignalCompiler，将电路模型文件，即 Simulink 电路模块文件（ .mdl）转换成 RTL级的 VHDL 代码表述和工具命令语言(Tcl)脚本。一旦获得转换好的 VHDL 描述，在 Simulink 中即可调用 VHDL 综合器了，目前可选用的综合器有Quartus、LeonardoSpectru、和 Synplify。由它们生成底层网表文件。在Quartus进行编译优化的过程中，会产生两种详细记录电路硬件特点和优化方式的底层电路描述的中间网表文件，即 ATOM Netlist。然后调用 Quartus中的编译器，根据网表文件及设置的优化约束条件进行布线布局和优化设计的适配操作，最后生成编程文件和仿真文件（.pdf 和.sof） ，它们可用于对目标器件的编程配置和硬件实现；与此同时可生成分别用于 Quartus的门级仿真文件和 ModelSim 的VHDL 时序仿真文件，以及相应的 VHDL 仿真激励文件，以用于实时测试 DSP系统的工作性能。 -6-图 1.1 基于 Matlab/Dsp builder/Quartus等工具 -7-1.4 Modelsim 仿真软件modelsim是一款使用很广泛的第三方仿真软件，支持vhdl等多种格式。Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/AjSIC设计的首选仿真软件。主要特点： RTL和门级优化，本地编译结构，编译仿真速度快，跨平台跨版本仿真； 单内核VHDL和Verilog混合仿真； 源代码模版和助手，项目管理； 集成了性能分析、波形比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象Virtual Object、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能； C和Tcl/Tk接口，C调试； 对SystemC的直接支持，和HDL任意混合 支持SystemVerilog的设计功能； 对系统级描述语言的最全面支持，SystemVerilog, SystemC, PSL。-8-1.5 论文研究内容和目的DDS 技术的实现依赖于高速、高性能的数字器件。可编程逻辑器件以其