基于FPGA的病房呼叫器设计

巢湖学院 2016 届本科毕业论文(设计)I病房呼叫系统控制器的 FPGA 实现摘 要病房呼叫系统控制器，是为患者与医护人员构建的一座连接桥梁，是患者在医护人员远离病房时向医护人员发出求救信号的一种新型的仪器。在比较了各种设计方法的基础上，最终采用模块化设计、VHDL 语言与原理图相结合的方法来完成这次设计，从而实现病房呼叫系统控制器的功能。本次设计通过运用硬件描述语言 VHDL 设计病房呼叫系统控制器，开始介绍了病房呼叫系统控制器的研究内容、创新点、设计原理、基本组成与功能的具体实现。然后将病房呼叫系统控制器分成各个功能模块，通过编写各个模块代码程序并编译仿真验证其功能，并将达到设计要求的各个模块连接在一起，完成我们的顶层文件设计。通过在试验箱上测试，发现完全符合我们的设计要求。关键词：病房呼叫；系统；现场可编程门阵列；模块；超高速集成电路硬件描述语言病房呼叫系统控制器的 FPGA 实现IIImplementation of Ward Calling System Controller Based on FPGAAbstractWard calling system controller, is for patients and medical staff to build a bridge to connect, is patients to medical staff in medical staff from the ward sent a distress signal a new type of instrument. In comparison of the various design methods, on the basis of using modular design, VHDL language and the method of combining the principle diagram to finish the design, so as to realize the function of ward calling system controller.The design by using VHDL hardware description language design ward calling system controller, began to introduce the research content of the ward calling system controller, innovative, design principle, basic composition and function of the specific implementation. Then ward calling system controller is divided into various functional modules, each module by writing code and compile the simulation verify its function, and will meet the design requirements of various modules together, complete the top-level file design. Through the test in the test chamber, found fully meet our design requirements.Keywords: Ward calling, system, FPGA, Modules, VHDL目 录摘 要 .IAbstract.II1 引言 .11.1 设计背景 .11.2 QUARTUS II 与 VHDL 语言简介 .12 病房呼叫系统控制器的设计 .12.1 研究目的 .12.2 论文研究内容及创新点 .23 病房呼叫系统控制器的实现 .23.1 设计原理 .23.2 病房呼叫系统控制器的原理图 .23.3 模块的划分 .33.4 系统各功能模块的实现 .33.4.1 锁存器模块 .33.4.2 数据选择器模块 .43.4.3 时间选择器模块 .43.4.4 计时器模块 .53.4.5 显示器模块 .53.4.6 连接器模块 .63.4.7 蜂鸣器模块 .64 病房呼叫系统控制器的仿真及分析 .74.1 锁存器 .74.2 数据选择器 .84.3 时间选择器 .84.4 计时器 .94.5 显示器 .104.6 连接器 .104.7 蜂鸣器 .114.8 整体仿真 .115 锁定管脚及硬件实现 .125.1 锁定管脚图 .125.2 硬件实现 .136 设计总结 .15参考文献 .16致 谢 .17附 录 .181 锁存器模块的 VHDL 编程 .182 数据选择器模块的 VHDL 编程 .183 时间选择器模块的 VHDL 编程 .194 计时器模块的 VHDL 编程 .205 显示器模块的 VHDL 编程 .216 连接器模块的 VHDL 编程 .227 蜂鸣器器模块的 VHDL 编程 .22巢湖学院 2016 届本科毕业论文(设计)11 引言1.1 设计背景随着科学技术的发展人类社会迎来了信息时代的到来，信息时代依托电子工业、计算机技术的快速发展，电子工业的发展以 EDA 技术为核心 1。EDA 技术经过 20 多年的发展，设计方法已经基本成形，能满足日常生活中的大部分设计要求，为人类生活创造便利 2。它集中了各大编程语言典型的优点，形成了其特有的由底层到顶层进行模块化设计的方法，为这次设计提供了技术上的支持。1.2 QUARTUS II 与 VHDL 语言简介QUARTUS II 是 Altera 公司的综合性 CPLD/FPGA 开发软件，支持原理图、VHDL、VerilogHDL 等多种设计输入形式，可以通过加载第三方工具来完成设计，应用面较为广泛 3。因 QUARTUS II 自带的仿真功能，它可以提前进行系统设计，加载到试验箱上进行验证，逐步调试改进，使设计的系统满足日常生活需要，再投入生产，推广上市 4。而 VHDL 作为一门硬件描述语言，语言本身相对其它编程语言而言，相对简单一些，容易上手；它的库文件相当强大，并且调用时几乎不会消耗资源；它与数字电路联系比较密切，建立在数字电路的基础上，能轻松的完成各类复杂电路的设计。2 病房呼叫系统控制器的设计2.1 研究目的随着经济的不断发展，人们越来越忙碌，对健康逐渐忽视，疾病也悄悄来临，病号也越来越多，传统的病房呼叫系统由于效率低，处理慢，许多病人也不能够得到及时、有效的治疗，使得病情越来越严重，医生处理起来容易错乱 5。对于医院也会有经济效益损失，并伴有一定安全隐患。在 FPGA 的基础上，开病房呼叫系统控制器的 FPGA 实现2发出病房呼叫系统控制器，能够有效提高患者就诊速率，让人们有病及时可医。开发一款新型的病房呼叫系统就显得极为迫切！2.2 论文研究内容及创新点本设计由锁存器、数据选择器、显示器等部分组成，考虑到系统的功能较复杂，所以采用分块设计的模式 6。先设计好底层各模块，再到顶层进行综合，然后在实验箱上进行病房呼叫系统控制器的模拟验证。通过 VHDL 语言完成模块文件设计，然后将各模块整合起来实现系统功能 7。用 VHDL 语言设计创新点如下：1.可以通过仿真来模拟现实仪器，不需要在设计时就开始做出成品实物；2.语言运用灵活，可在各种进程间相互调用，设计思路清晰；3.通过数字电路设计就可实现仪器功能，不同于传统的单片机设计；4.支持多人的并行设计，适合团队合作，分工设计。3 病房呼叫系统控制器的实现3.1 设计原理 在优先级顺序为 1-8 的病房里分别设置一个呼叫医护人员的按钮，在试验箱上用 8 个拨位开关来模拟，拨位开关指示灯亮表示病房患者有求助信号，拨位开关指示灯灭表示病房患者无求助信号。在医护人员的办公室里设置 1-8 个对患者产生应答的开关按钮，在试验箱上也用 8 个拨位开关来模拟，拨位开关指示灯亮表示医护人员无应答信号，拨位开关指示灯灭表示医护人员有应答信号。病房和医护室里都有 LED 提示灯，有应答后，灯灭，提示患者有医护人员即将来病房，提示之后的医护人员，有医护人员已经去相应的病房，在试验箱上用 8 个连续的 LED 灯表示。在显示时，要按照优先级 1-8 号病房的顺序进行显示，并且显示该病房患者自发出求助信号的等待时间。在该时间为 1-9 秒时，喇叭发出持续 9 秒的提示声；等时间过完 3 分钟后，在 3 分 1-9 秒喇叭再次发出持续 9 秒的提示声，以达到提醒医护人员的作用，完成这次设计。3.2 病房呼叫系统控制器的原理图 巢湖学院 2016 届本科毕业论文(设计)3图 3-1 病房呼叫系统原理图病房呼叫系统控制器原理图如图 3-1 所示，通过各功能模块系统的组合形成整体结构原理，完成整个控制器的功能实现。3.3 模块的划分1.锁存器模块，通过对病房患者的呼出信号与医护人员的应答信号作对比，得出无应答的病房状态并存储下来； 2.数据选择器模块，在无应答的病房状态中，按顺序 1-8 选出优先级更高的病房号；3.时间选择器模块，根据无应答且优先级高的病房号来确定相对应的时间显示，并制造一个用来计时的控制端； 4.计时器模块，接收到计时的控制信号，开始计时； 5.显示器模块，用来控制数码管显示病房号和时间； 6.连接器模块，连接计时器和蜂鸣器，使喇叭能根据时间来发声； 7.蜂鸣器模块，模拟现实中的喇叭，以发出警告声。 3.4 系统各功能模块的实现3.4.1 锁存器模块病房呼叫系统控制器的 FPGA 实现4图 3-2 锁存器模块该模块要满足对 8 个病房呼出与应答信号的判定，设置 8 位的输入信号sin7.0，当每一位上产生高电平时，由低位到高位分别代表 1-8 号病房患者发出了求助信号。类似的设置了 8 位代表医护人员应答的信号 rest7.0,但是它每一位上的电平为低时，代表应答信息。由这两路输入每一位相互判定，就可得到每个病房无应答的存储信息，并将其与 LED 灯相连，当无医护人员应答时，LED 灯亮，应答后灭，完成锁存器的设计。3.4.2 数据选择器模块图 3-3 数据选择器模块当不同病房的患者都发出求助信号时 ，数据选择器接收由锁存器传输过来的存储值，即 sout17.0,它哪一位为高，由低位到高位分别代表 1-8 号病房无医护人员应答。再根据由低位到高位的顺序，设置优先级输出，从而可以判定当前需要显示的病房号（这里用到 BCD 码相关知识） 9。且使该模块产生两路输出，均为当前显示的病房号。分别传输给时间选择器模块和显示模块，达到对时间选择和显示的目的 8。进而达到对病房号进行优先选择的功能，完成对数据选择器的设计。3.4.3 时间选择器模块复位是用来模拟应答信号的，要使复位起作用，它需要和锁存器及时间选择器都相连，以达到在病房产生呼叫信号且无应答时，能够控制时间显示，在有应答时，停止计时。时间选择器要能够控制时间显示的是病房患者等待救护的时间，因此将它加到计时模块的前面，以实现这一功能。锁存器将其存储的巢湖学院 2016 届本科毕业论文(设计)5无应答信号通过数据选择器，产生一个对当前显示的病房号的独立的复位信号，还产生了一个控制计时器对当前最高优先级且无应答的病房号进行计时的启动端，因此实现了时间选择的目的。图 3-4 时间选择器模块3.4.4 计时器模块图 3-5 计时器模块设计要求计时用四个数码管显示当前最高优先级病房的等待时间，时间精确到秒，所以时间采用的是以秒进位。由于有求助信号 sp=1，也即计时的控制端。当 sp=1，计时器开始工作，实验箱中的时钟频率可设置为 4Hz，所以每出现四个上升沿时，时间立刻加计 1s。左边的两个数码管分别代表分的十位和个位，右边两个数码管分别代表秒的十位和个位。 3.4.5 显示器模块图 3-6 显示器模块病房呼叫系统控制器的 FPGA 实现6该模块要显示最高优先级且无医护人员应答的病房号及该病房等待医护人员来临的时间。为了实现这一功能，将试验箱上的第 8 个数码管用来显示病房号， 第 5、4 和 2、1 个数码管用来分别显示时间的分和秒，第 3 个数码管显示一横杠，方便读出当前的等待时间 10。一共用到 6 个数码管，clk1 接65536Hz,配合 ledcs2.0实现位选，使 6 个数码管能够同时显示。disp6.0 为段选信号，使得数码管能以 10 进制数在数码管上显示。3.4.6 连接器模块图 3-7 连接器模块在由底层到顶层进行电路设计时，为了使蜂鸣器模块根据时间来发出警告声，加入了一个连接模块，喇叭通过该模块判定具体