数字电子时钟设计

数字电子钟的设计,（1）这是一个工学结合综合性的实验，在原基础性、技能性的基础上，综合引用数字电路、仿真以及多种软件绘制原理图及印制电路图，是一个能多种技能进行综合考核的实验项目。（2）该实验项目的一部分是线路设计，以提高理论知识灵活引用的能力，也可让我们懂得要达到同样的功能可以采用多种线路，而一个看似很简单的功能，在具体实施时，也可能会产生一些意想不到的问题，以提高我们解决实际问题的能力。（3）在这个产品的制作过程中，逐步提高我们对电子产品的兴趣。,1 实验目的,2 实验原理,下面给出实验中要求设计的数字时钟的参考原理图，并通过对此图的分析，给我们起到举一反三的作用。,图 1数字电子钟的原理图,数字钟一般由振荡器、分频器、计数器、译码器、显示器等几部分组成。这些都是数字电路中应用最广的基本电路，原理框图如图所示。石英晶体振荡器产生的时标信号送到分频器，分频电路将时标信号分成每秒一次的方波信号。秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的显示电路与“秒”相同；“时”的显示由两级计数器和译码器组成的二十四进制计数电路来实现。所有计时结果由六位数码管显示。,1、石英晶体振荡器 振荡器是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时钟信号。振荡器震荡频率的精度和稳定度基本上决定了时钟的准确度。震荡电路是由石英晶体，微调电容与集成反相器等元件构成，原理图如图2所示。 图中门1、门2是反相器，门1用于振荡，门2用于缓冲整形，Rf为反馈电阻，反馈电阻的作用是为反相器提供偏置，使其工作在放大状态。反馈电阻Rf的取值太大，会使放大器偏置不稳甚至不能正常工作，Rf值太小又会使反馈网络负担加重。图中C1 是频率微调电容，一般取5/35pF。C2是温度校正用电容，一般取2040pF。电容C1、C2与晶体共同构成型网络，以控制振荡频率，并使输入输出相移180。也可选用555做振荡器。,石英晶体振荡器的振荡频率稳定，输出波形近似于正弦波，可用反相器整形而得到矩形脉冲输出。,图2石英晶振电路,选用555定时器总成的施密特脉冲信号发生器。能产生宽度、幅度和重复频率可调的矩形脉冲的发生器，可用以测试线性系统的瞬态响应，或用作模拟信号来测试雷达、多路通信和其他脉冲数字系统的性能。触发器，把正弦波变成1KHZ矩形波（如图（2）所示）。,振荡器电路图,分频器 时间标准信号的频率很高，要得到秒脉冲，需要分频电路。目前多数石英电子表的振荡频率为32768Hz，它是2的15次方，用15位二进制计数器进行分频后可得到1Hz的秒脉冲，也可采用单片CMOS集成电路实现。本题的晶体振荡器可不用设计，秒脉冲信号可由连续可调的脉冲源直接提供。 2、计数器（1）六十进制计数器 “秒”计数器的电路形式很多，但都是由一级十进制计数器和一级六进制计数器组成。图所示是用两块中规模集成电路74 LS160按反馈置零法串接而成“秒”计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为“分”计数器的输入信号。本图则是由74LS163和74LS90门构成“秒”计数器电路。,“分”计数器电路与“秒”计数器相同。,图3 六十进制计数器,（2）二十四进制计数器 图所示二十四进制小时计数器，是用74LS112和74LS160组成的。也可用两块中规模集成电路74LS160和与非门构成。,图19.2.4 二十四进制计数器,图 19.2.5 单脉冲发生器,3、译码和显示电路 译码就是把给定的代码进行翻译，变成相应的状态，用于驱动LED七段数码管，只要在它的输入端输入8421码，七段数码管就能显示十进制数字。 4、校时电路 校时电路实质上是一个由基本R-S触发器组成的单脉冲发生器，如图所示。从图中可知，未按按钮SB时，与非门的一个输入端接地，基本触发器处于1状态，即。再看图，这时数字钟正常工作，分脉冲能进入分计数器，时脉冲能进入时计数器。按下按钮SB时，与非门的一个输入端接地，于是基本触发器的状态翻转为0状态。再看图，若所按的是校分的按钮SB1时，则秒脉冲可以直接进入分计数器而分脉冲被阻止进入，因而便能较快的校时分计数器的值。若所按的是校时的按钮SB2时，则秒脉冲可以直接进入计数器而时脉冲被封锁，于是就能较快的对时计数器的数值进行校时。校时后，将校正按钮释放，使其恢复原位，数字钟继续进行正常的计时工作。,5、整点报时电路 整点报时电路如图6所示。图中QD1QA1代表秒计数器个位BCD码，QD2QA2代表秒计数器BCD码，QD3QA3代表分计数器个位BCD码，QD4QA4代表分计数器十位BCD码。每当分计数器累计计数到59min，与非门M2的输出为“1”即QA3QD3QA4QC4=“1”，持续时间是一分钟，到了59min50s时，与非门M4输出为“1”，持续时间为10s。我们若令M4的输出为A，由分频器引入的500Hz、1000Hz的方波信号为B、C。从图中可见M6的输出为；M7 的输出为。于是M8在59min51s、53s、55s、57s时输出500Hz音频信号。在59min50s时输出1000的信号，音响持续1s钟，在1000Hz音响结束时刻为整点，即该计数器每运行到整点差10s时便自动发出呜叫声。,图 6 整点报时电路,6、音频振荡器和音响电路 不同的音频振荡器，可用555定时器分别组成多谐振荡器。,3 实验仪器和设备,4 实验内容和步骤,1、设计题目：数字电子钟2、技术要求：（1）具有“时”、“分“、“秒”的十进制数字显示；（2）具有整点报时功能，在离整点10S时，便自动发出鸣叫声，声长1S，每隔1S鸣叫一声，最后一次结束时正好是整点。（3）具有稳定可靠的校时功能（时、分）。,4.1 阅读设计任务书、明确设计内容,4.2 课题分析,数字钟实际上是一个对标准频率(1 Hz)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致，故需要在电路上加一个校时电路。同时标准的1 Hz时间信号必须做到准确稳定，通常使用石英晶体振荡器电路构成。一个用来计“时”、“分”、“秒”的数字钟，主要由六个部分组：振荡器、校时电路、报时电路、计数器、译码显示电路，下图是一个框图例子，同学们可以作为参考。,4.3 方案的认证,（1）画出电路原理图；（2）元器件及参数选择；（3）电路仿真与调试；（4）Multisim11文件生成与打印；,4.4 安装调试,(1) 根据原理图所示从下到上根据信号的流向分级安装，逐级进行级联。(2) 先测试主体电路的逻辑功能。级联时，如果出现时序配合不同步或尖峰脉冲干扰，引起逻辑功能不正常时，可以通过增加逻辑门进行延时或反相。如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端加退耦滤波电容。(3) 经过各级调试并纠正出现的错误和不足，再测试电路的逻辑电路的逻辑功能是否满足设计需要，最后画出数字电子钟的逻辑电路图,5 实验思考,（1）为什么不用晶体管振荡器或数字振荡器？（2）在调试过程中出现问题，如：中间的一位无显示，应按怎样的顺序查找原因？（ 3 ）电源出现波动，是否会对时钟的准确性有影响？（ 4 ）如显示亮度不足，如何调整？,6 注意事项,(1) 显示器有多种型号规格，特别是有共阴极和共阳极应加以区分。(2) 对译码器也有是否带缓冲的，应注意选择哪一种，带缓冲的有较强的驱动能力。(3) 在绘制印刷电路图时，应充分利用有效面积。,7 实验报告要求,实验报告要包含以下内容实验名称：数字电子钟的设计与制作实验目的