系统总线的组成及其特点.doc

系统总线的组成及其特点1数据与文字的表示方法数据格式计算机中常用的数据表示格式有两种，一是定点格式，二是浮点格式。一般来说，定点格式容许的数值范围有限，但要求的处理硬件比较简单。而浮点格式容许的数值范围很大，但要求的处理硬件比较复杂。应当掌握：1)定点数的表示方法，包括：纯小数、纯整数目前计算机中多采用定点纯整数表示，因此将定点数表示的运算简称为整数运算。2)浮点表示法：一个机器浮点数由阶码和尾数及其符号位组成(尾数：用定点小数表示，给出有效数字的位数决定了浮点数的表示精度；阶码：用整数形式表示，指明小数点在数据中的位置，决定了浮点数的表示范围。)。数的机器码表示计算机中把数据的符号位和数字位一起编码，来表示相应的数据。各种表示法有：原码、补码、反码、移码等。为了区别一般书写表示的数和机器中这些编码表示的数，通常将前者称为真值，后者称为机器数或机器码。要求重点掌握：原码、补码、反码、移码表示方法的求取和相互转换。上面的数据四种机器表示法中，移码表示法主要用于表示浮点数的阶码。字符、字符串及汉字的表示方法(自阅)注意：汉字的输入编码、汉字内码、字模码是计算机中用于输入、内部处理、输出三种不同用途的编码,不要混为一谈。校验码为了防止计算机在处理信息过程中出现错误,可将信号采用专门的逻辑线路进行编码，以检测错误,甚至校正错误。掌握最简单且应用广泛的检错码：采用一位校验位的奇校验或偶校验。注意到：奇偶校验可提供单个错误检测,但无法检测多个错误,更无法识别错误信息的位置。2定点加法减法运算补码加减法溢出概念与检测方法x补=1.0011y补=1.0101x补1.0011+y补1.0101x+y补0.1000两个负数相加的结果成为正数,这同样是错误的。两个正数相加,结果大于机器所能表示的最大正数,称为上溢。而两个负数相加,结果小于机器所能表示的最小负数,称为下溢。为了判断溢出是否发生,可采用两种检测的方法：第一种方法是采用双符号位法,这称为变形补码或模4补码。x补=11.0100,y补=11.1000x补11.0100+y补11.1000 10.1100两个符号位出现10,表示已溢出,即结果大于-1。结论为：1)当以模4补码运算,运算结果的二符号位相异时,表示溢出；相同时,表示未溢出。此逻辑表达式可用异或门实现。2)模4补码相加的结果,不论溢出与否,最高符号位始终指示正确的符号。第二种方法是采用单符号位法。当最高有效位产生进位而符号位无进位时,产生上溢；当最高有效位无进位而符号位有进位时,产生下溢。此逻辑表达式也可用异或门实现。基本的二进制加法/减法器：由n个一位全加器组成。十进制加法器十进制加法器可由BCD码(二-十进制码)来设计,它可以在二进制加法器的基础上加上适当的校正逻辑来实现,该校正逻辑可将二进制的和改变成所要求的十进制格式。3定点乘、除法运算1)不带符号的阵列乘(除)法器2)带符号的阵列乘(除)法器包括：原码并行乘(除)法器和补码并行乘(除)法器。掌握：补码与真值的关系、求补器原理和一般化全加器概念。4定点运算器的组成逻辑运算主要掌握是指逻辑非、逻辑加、逻辑乘、逻辑异四种基本运算。多功能算术/逻辑运算单元(ALU)多功能算术/逻辑运算单元(ALU)不仅具有多种算术运算和逻辑运算的功能,而且具有先行进位逻辑,从而能实现高速运算。定点运算器的基本结构运算器包括ALU阵列乘除器寄存器多路开关三态缓冲器数据总线等逻辑部件。计算机的运算器大体有如下三种结构形式l单总线结构的运算器这种结构的主要缺点是操作速度较慢。但是由于它只控制一条总线,故控制电路比较简单。l双总线结构的运算器在这种结构中,两个操作数同时加到ALU进行运算,只需一次操作控制,而且马上就可以得到运算结果。l三总线结构的运算器在三总线结构中,ALU的两个输入端分别由两条总线供给,而ALU的输出则与第三条总线相连。这样,算术逻辑操作就可以在一步的控制之内完成。很显然,三总线结构的运算器的特点是操作时间快。5浮点运算方法和浮点运算器浮点加法、减法运算设有两个浮点数x和y,它们分别为x=2ExMx y=2EyMy其中Ex和Ey分别为数x和y的阶码,Mx和My为数x和y的尾数。完成浮点加减运算的操作过程大体分为四步：1)0操作数的检查；2)比较阶码大小并完成对阶；3)尾数进行加或减运算；4)结果规格化并进行舍入或溢出处理。掌握运算规则与方法(如：对阶规则、运算结果的规格化方法、舍入及溢出处理等)。浮点乘法、除法运算浮点数的乘除运算大体分为四步：1)0操作数检查；2)阶码加/减操作；3)尾数乘/除操作；4)结果规格化及舍入处理。浮点运算流水线理解流水线原理与特点，线性流水线定义以及k级线性流水线的加速比的计算。第三章存储系统1存储器概述掌握存储器分类存储器的分级结构目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。2随机读写存储器SRAM存储器基本存储元基本存储元主要掌握六管SRAM存储元的电路图及读写操作过程。SRAM存储器的组成包括：存储体；地址译码器；驱动器；I/O电路；片选；输出驱动电路等。存储器与CPU连接主要掌握：位扩展法：只加大字长，而存储器的字数与存储器芯片字数一致,对片子没有选片要求。字扩展法：仅在字向扩充，而位数不变.需由片选信号来区分各片地址。含字、位同时扩展的典型存储系统的设计。存储器的读、写周期注意：读周期与读出时间是两个不同的概念。读出时间：是从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。读周期时间：则是存储片进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间。DRAM存储器四管动态存储元：四管的动态存储电路是将六管静态存储元电路中的负载管T3，T4去掉而成的。注意理解它和六管静态存储元电路的区别。DRAM的刷新动态MOS存储器采用读出方式进行刷新。从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍为止，这一段时间间隔叫刷新周期。而刷新信号周期则是指给芯片发送的刷新动作信号的周期。常用的刷新方式：集中式刷新、分散式刷新、异步式刷新。掌握各方式的主要特点与计算。存储器控制电路DRAM控制器用于DRAM的刷新控制，其包括刷新计数器、刷新/访存裁决、刷新控制逻辑等控制电路。高性能的主存储器了解EDRAM芯片、EDRAM内存条等主要特点。3只读存储器和闪速存储器要求：了解闪速存储器的逻辑结构和闪速存储器的工作模式与原理，以及闪速存储器与CPU的连接方法。主要特点：闪速存储器是在EPROM功能基础上增加了电路的电擦除和重新编程能力。4高速存储器双端口存储器掌握逻辑结构和有/无冲突时的读写控制。多模块交叉存储器掌握存储器的模块化组织及其各模块的物理安排方式；多模块交叉存储器的基本结构。相联存储器理解：相联存储器的基本原理、相联存储器的组成和功能。5 cache存储器掌握：1)cache的功能和基本工作原理、cache的命中率的概念与计算方法。2)主存与cache的地址映射。地址映射即是应用某种方法把主存地址定位到cache中。地址映射方式：全相联方式、直接方式和组相联方式的思想与分析方法。3)了解替换策略的概念。4)cache的写操作策略的特点。6虚拟存储器掌握：1)虚拟存储器的基本概念及其与主存/cache结构的区别2)主存-外存层次的基本信息传送单位，即：段、页或段页的划分与使用方法。3)页式、段式和段页式虚拟存储器各自特点与管理方法。4)了解主要替换算法的实现与特点。7存储保护了解：1)存储区域保护方法，包括：页表保护、段表保护、键式保护和环保护等方法。2)访问方式保护的思想。第四章指令系统1指令系统的基本概念指令：就是要计算机执行某种操作的命令。计算机的指令有：微指令、机器指令和宏指令之分。微指令：微程序级的命令，它属于硬件；宏指令：由若干条机器指令组成的软件指令，它属于软件；机器指令(指令)：介于微指令与宏指令之间，每条指令可完成一个独立的算术运算或逻辑运算。指令系统：一台计算机中所有机器指令的集合。包括：复杂指令系统计算机(CISC)、精简指令系统计算机(RISC)。指令系统的性能要求一个完善的指令系统应满足如下四方面的要求：完备性、有效性、规整性、兼容性。低级语言与硬件结构的关系2指令格式包括：操作码、地址码、指令字长度、指令助记符。操作码指令字(简称指令)即表示一条指令的机器字。指令格式则是指令字用二进制代码表示的结构形式，由操作码字段和地址码字段组成。操作码字段表征指令的操作特性与功能；地址码字段通常指定参与操作的操作数或操作数的地址。从操作数的物理位置来说，又可归结为SS型、RR型和RS型等三种类型。指令字长度指令字长度：一个指令字中包含二进制代码的位数。机器字长：计算机能直接处理的二进制数据的位数，它决定了计算机的运算精度。3指令和数据的寻址方式包括：指令的寻址方式、操作数寻址方式指令的寻址方式当采用地址指定方式时，形成操作数或指令地址的方式，称为寻址方式。寻址方式分为两类，既指令寻址方式和数据寻址方式，前者比较简单，后者比较复杂。指令的寻址方式有两种：一种是顺序寻址方式，另一种是跳跃寻址方式。操作数寻址方式：形成操作数的有效地址的方法，称为操作数的寻址方式。其主要包括：1)隐含寻址特点是：在指令中不明显的给出而是隐含着操作数的地址。2)立即寻址特点是：指令的地址字段指出的不是操作数的地址，而直接是操作数本身。3)直接寻址特点是：在指令格式的地址字段中直接指出操作数在内存的地址D。4)间接寻址特点是：指令地址字段中的形式地址D不是操作数的真正地址，而是操作数地址的指示器，D单元的内容才是操作数的有效地址。5)寄存器寻址方式和寄存器间接寻址方式寄存器间接寻址方式与寄存器寻址方式的区别在于：指令格式中的寄存器内容不是操作数，而是操作数的地址，该地址指明的操作数在内存中。6)相对寻址方式相对寻址是把程序计数器PC的内容加上指令格式中的形式地址D而形成操作数的有效地址。程序计数器的内容就是当前指令的地址。7)基址寻址方式将CPU中基址寄存器的内容加上指令格式中的形式地址而形成操作数的有效地址。它的优点是可以扩大寻址能力。8.变址寻址方式变址寻址方式与基址寻址方式计算有效地址的方法很相似，它把CPU中某个变址寄存器的内容与偏移量D相加来形成操作数有效地址。但使用变址寻址方式的目的不在于扩大寻址空间，而在于实现程序块的规律变化。9.块寻址方式块寻址方式经常用在输入输出指令中，以实现外存储器或外围设备同内存之间的数据块传送。10.段寻址方式这种寻址方式的实质还是基址寻址，方法上采用段寄存器数据自动左移若干位，然后与偏移量相加，进而形成所需的内存地址。掌握各种寻址方式的有效地址E形成方法及寻址空间的确定。4堆栈寻址方式包括：串联堆栈、存储器堆栈串联堆栈一些计算机的CPU中有一组专门的寄存器，有16个或更多，它们称为串联堆栈，其中每一个寄存器能保存一个字的数据。数据的入栈或出栈遵循后进先出的原则。存储器堆栈由程序员设指出一部分主存储器来作为堆栈，称为存储器堆栈。这种堆栈有三个优点：堆栈能够具有程序员要求的任意长度；只要程序员喜欢，愿意建立多少堆栈，就能建立多少堆栈；可以用对存储器寻址的任何一条指令来对堆栈中的数据进行寻址。注意到：存储器堆栈中，进栈时先存入数据，后修改堆栈指示器；出栈时，先修改堆栈指示器，然后取出数据。即：栈顶浮动，栈底固定。5典型指令包括：指令的分类、基本指令系统、精简指令系统(RISC)指令的分类主要包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、字符串处理指令以及特权指令和其他指令。基本指令系统这些指令的功能具有普遍意义，几乎所有计算机的指令集中都能找到这些指令。精简指令系统RISCRISC指令系统的最大特点是：选区使用频率最高的一些简单指令，指令条数少；指令长度固定，指令格式种类少；只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。第五章中央处理器1 CPU的组成和功能CPU器的功能CPU需具有四方面的基本功能：指令控制、操作控制、时间控制、数据加工。CPU的基本组成CPU的基本部分由运算器、cache和控制器三大部分组成。掌握各部分的主要功能。CPU中的主要寄存器CPU中至少要有六类寄存器，即：1.数据缓冲寄存器(DR)；2.指令寄存器(IR)；3.程序计数器(PC)；4.地址寄存器(AR)；5.累加寄存器(AC)；6.状态条件寄存器(PSW)掌握各寄存器的主要功能。操作控制器与时序产生器(了解)数据通路是许多寄存器之间传送信息的通路。操作控制器可分为时序逻辑型、存储逻辑型、时序逻辑与存储逻辑结合型三种。2指令周期指令周期的基本概念(具体参看课程CAI演示)掌握：指令周期、CPU周期、时钟周期等概念及其相互关系。用方框图语言表示指令周期掌握方法的特点：用方框图语言表示的指令周期方框代表一个CPU周期，方框中的内容表示数据通路的操作或某种控制操作。菱形通常用来表示某种判别或测试，不过时间上它依附于紧接它的前面一个方框的CPU周期，而不单独占用一个CPU周期。3时序产生器和控制方式掌握时序信号的作用和体制，计算机的协调动作需要时间标志，而时间标志则是用时序信号来体现的。硬布线控制器中，时序信号往往采用主状态周期-节拍电位-节拍脉冲三级体制。在微程序控制器中，时序信号比较简单，一般采用节拍电位-节拍脉冲二级体制。时序信号产生器(了解)微程序控制器中使用的时序信号产生器由时钟源、环形脉冲发生器、节拍脉冲和读写时序译码逻辑、启停控制逻辑等部分组成，掌握各部分的工作原理。控制方式控制方式即控制不同操作序列时序信号的方法。常用的有同步控制、异步控制、联合控制三种方式，其实质反映了时序信号的定时方式。4微程序控制器掌握：1)微操作的概念与区别。2)微指令和微程序的概念。微程序控制器原理框图微程序控制器原理及其框图。它主要由控制存储器、微指令寄存器和地址转移逻辑三大部分组成，理解各部分的主要功能。CPU周期与微指令周期的关系在串行方式的微程序控制器中：微指令周期=读出微指令的时间+执行该条微指令的时间1.一条机器指令所完成的操作划分成若干条微指令(即：一段微程序)来完成，由微指令进行解释和执行。2.从指令与微指令，程序与微程序，地址与微地址的一一对应关系来看，前者与内存储器有关，后者与控制存储器有关。3.每一个CPU周期就对应一条微指令。5微程序设计技术微命令编码微命令编码对微指令中的操作控制字段采用的表示方法。通常有以下三种方法：1.直接表示法、2.编码表示法、3.混合表示法。微地址的形成方法通常，产生后继微地址有两种方法：1.计数器方式、2.多路转移方式。掌握这两种方法的设计特点，尤其是多路转移方式的设计方法。微指令格式微指令的格式大体分成两类：水平型微指令和垂直型微指令。掌握这两种格式微指令的设计方法，以及水平型微指令与垂直型微指令的特点比较。7传统的CPU了解：M6800 CPU、Intel 8088 CPU、IBM 370系列CPU和Intel 80486 CPU等传统CPU的基本结构特点。8流水CPU并行处理技术并行性的两种含义：同时性指两个以上事件在同一时刻发生；并发性指两个以上事件在同一时间间隔内发生。计算机的并行处理技术概括起来主要有以下三种形式：1.时间并行；2.空间并行；3.时间并行+空间并行。流水CPU的结构理解：1)流水计算机的系统组成机理，即：CPU按流水线方式组织，通常由三部分组成：指令部件、指令队列、执行部件。2)存储器一般都采用多体交叉存储器。3)执行段的速度匹配问题：通常采用并行的运算部件以及部件流水线的工作方式来解决。理解流水CPU的时空图的分析方法。(参阅课程CAI演示)流水线分类主要分为：指令流水线、算术流水线和处理机流水线。流水线中的主要问题相关冲突问题：包括：资源相关、数据相关和控制相关。理解产生的原因，及其解决的方法。9 RISC CPU了解：1)RISC的三个要素和基于三要素的RISC机器的特征；2)了解RISC与CISC之间的主要区别。第六章：总线系统1总线的概念和结构形态总线的基本概念一个单处理器系统中的总线，大致分为三类：(1)内部总线：CPU内部连接各寄存器及运算部件之间的总线。(2)系统总线：CPU同计算机系统的其他高速功能部件，如存储器、通道等互相连接的总线。(3)I/O总线：中、低速I/O设备之间互相连接的总线。总线的连接方式：单总线结构、双总线结构和三总线结构等。了解总线结构对计算机系统性能的影响最大存储容量、指令系统、吞吐量、总线的内部结构一般包括：地址线、数据线和控制线。现代总线一般分成如下四部分：1数据传送总线：由地址线、数据线、控制线组成。2仲裁总线：包括总线请求线和总线授权线。3中断和同步总线：用于处理带优先级的中断操作，包括中断请求线和中断认可线。4公用线：包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。目前，大多数计算机采用了分层次的多总线结构。在这种结构中，速度差异较大的设备模块使用不同速度的总线，而速度相近的设备模块使用同一类总线。(如pentium计算机主板的总线结构)2总线接口信息的传送方式计算机系统中，传输信息采用三种方式：串行传送、并行传送和分时传送。但是出于速度和效率上的考虑，系统总线上传送的信息必须采用方式。注意串行传送、并行传送与分时传送的各自特点。接口的基本概念典型的接口通常具有如下功能：1.控制接口靠程序的指令信息来控制外围设备的动作，如启动、关闭设备等。2.缓冲接口在外围设备和计算机系统其他部件之间用作为一个缓冲器，以补偿各种设备在速度上的差异。3.状态接口监视外围设备的工作状态并保存状态信息。状态信息包括数据准备就绪、忙、错误等等，供CPU询问外围设备时进行分析之用。4.转换接口可以完成任何要求的数据转换，例如并-串转换或串-并转换，因此数据能在外围设备和CPU之间正确地进行传送。5.整理接口可以完成一些特别的功能，例如在需要时可以修改字计数器或当前内存地址寄存器。6.程序中断每当外围设备向CPU请求某种动作时，接口即发生一个中断请求信号到CPU。3总线的仲裁、定时和数据传送模式总线的仲裁为了解决多个主设备同时竞争总线控制权，必须具有总线仲裁部件。仲裁方式分为集中式仲裁和分布式仲裁两类。集中式仲裁包括：链式查询方式、计数器定时查询方式和独立请求方式。分布式仲裁：分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。每次总是获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。总线的定时定时：指事件出现在总线上的时序关系。包括两种方式：1)同步定时2)异步定时总线数据传送模式当代的总线标准大都能支持以下四类模式的数据传送：读、写操作、块传送操作、写后读、读修改写操作、广播、广集操作第七章外围设备1外围设备概述包括：外围设备的一般功能和外围设备的分类外围设备类别：可分为输入设备、输出设备、外存设备、数据通信设备和过程控制设备几大类。2显示设备包括：显示设备的分类与一般概念；字符/图形显示器；图象显示设备；IBM PC系列机的显示系统显示设备的分类与有关概念分辨率和灰度级、刷新和刷新存储器、了解字符/图形显示器原理3输入设备和打印设备输入设备常用的计算机输入设备分为图形输入、图像输入、声音输入等几类：打印设备打印输出是计算机最基本的输出形式。与显示器输出相比，打印输出可产生永久性记录，因此打印设备又称为硬拷贝设备。4硬磁盘存储设备了解磁记录原理与记录方式计算机的外存储器又称磁表面存储设备。所谓磁表面存储，是用某些磁性材料薄薄地涂在金属铝或塑料表面作载磁体来存储信息。磁盘存储器、磁带存储器均属于磁表面存储器。记录方式形成不同写入电流波形的方式，称为记录方式。包括：不归零制(NRZ0)、见1就翻不归零制(NRZ1)、调频制(FM)、改进调频制(MFM)等。硬磁盘机的基本组成和分类硬磁盘机是指记录介质为硬质圆形盘片的磁表面存储器。它主要由磁记录介质、磁盘控制器、磁盘驱动器三大部分组成。硬磁盘驱动器和控制器磁盘控制器是主机与磁盘驱动器之间的接口。作为主机与驱动器之间的控制器，它需要有两个方面的接口：一个是与主机的接口，控制外存与主机总线之间交换数据；另一个是与设备的接口，根据主机命令控制设备的操作。前者称为系统级接口，后者称为设备级接口。磁盘上信息的分布一般格式：记录面、磁道(柱面)、扇区。磁盘存储器的技术指标磁盘存储器的主要指标包括存储密度、存储容量、存取时间及数据传输率。5软磁盘存储设备(了解)6磁带存储设备(了解)7光盘存储设备(了解)第八章输入输出系统1外围设备的定时方式与信息交换方式外围设备的定时方式掌握：1)输入/输出设备同CPU交换数据的过程：*速度极慢或简单的外围设备通常采用任意定时方式；*慢速或中速的外围设备-通常采用异步定时方式。*高速的外围设备-通常采用同步定时方式。2)信息交换方式程序查询方式程序中断方式直接内存访问(DMA)方式通道方式外围处理机方式2程序中断方式中断的基本概念掌握中断的基本概念和工作特点。包括：保存现场、中断屏蔽、中断周期、中断嵌套、单级中断系统和多级中断系统工作原理等概念。中断处理过程的详细流程图请参见本课程CAI演示。单级中断掌握：1)单级中断的概念2)单级中断源的识别方法-串行排队链法。(其逻辑电路见本课程CAI演示)3)中断向量的概念及其产生方法多级中断掌握：1)多级中断的概念猿绦蚯短追绞浇行工作的多级中断系统，请见本课程CAI演示(a)；多级中断可分为一维多级中断和二维多级中断，请见CAI演示(b)。注意到：一维多级中断是指每一级中断里只有一个中断源，而二维多级中断是指每一级中断里又有多个中断源。对多级中断，重点注意如下几点：(1)一个系统若有n级中断，在CPU中就有n个中断请求触发器，总称为中断请求寄存器；与之对应的有n个中断屏蔽触发器，总称为中断屏蔽寄存器。与单级中断不同，在多级中断中，中断屏蔽寄存器的内容是一个很重要的程序现场，因此在响应中断时，需要把中断屏蔽寄存器的内容保存起来，并设置新的中断屏蔽状态。一般在某一级中断被响应后，要置1(关闭)本级和优先权低于本级的中断屏蔽触发器，置0(开放)更高级的中断屏蔽触发器，以此来实现正常的中断嵌套。(2)多级中断中的每一级可以只有一个中断源，也可以有多个中断源。在多级中断之间可以实现中断嵌套，但是同一级内有不同中断源的中断是不能嵌套的，必须是处理完一个中断后再响应和处理同一级内其他中断源。