计算机硬件结构及原理.ppt

,【学习目标】 1. 认识计算机内部结构，知道运算器、存储器、控制器及总线的结构及基 本原理。 知识点： 总线、数据总线、地址总线、控制总线、总线带宽、总线宽度 alu、单总线结构、双总线结构、三总线结构定点运算器 ram、rom、prom、eprom、eeprom、cache 程序计数器、指令寄存器、地址译码器、8086cpu 2. 掌握存储器的设计方法，理解控制器的组成及工作原理。 能力要求： 能进行存储器的简单设计。 熟记8086cpu的寄存器。,【重点、难点】 1总线的作用及总线的工作原理。 2alu及定点运算器。 3存储器扩展及存储技术实现。 48086cpu。,【内容框架】,计算机硬件结构及原理,总线,运算器,存储器,存储体系结构,总线原理及三态门,总线分类及总线标准,总线缓冲器,算术逻辑运算部件(alu),定点运算器,存储器分类,静态随机存储器(sram),动态随机存储器(dram),只读存储器(rom),存储器的层次结构,高速缓冲存储器(cache),外存储器,虚拟存储器,控制器,控制器的工作原理,控制器的组成,指令的执行方式,微程序控制器,8086的内部结构,总线（bus）：计算机系统各部件（模块）之间传送信息的公共通道，由若干条通信线和起驱动、隔离作用的三态门器件组成，是微型计算机的重要组成部分。,5.1.1 总线原理及三态门,总线服务：以分时的方法为所连接的系统中的多个部件服务。,总线模块,主模块：具有控制功能的模块。如cpu或dmac。,从属模块：受控的模块。如存储器或i/o接口。,总线与三态门的连接图：,总线的应用：微型计算机系统结构。 总线的优点： （1）总线结构，使系统中各功能部件间的相互关系转变为各部件面向总线的单一关系。一个部件（功能板卡）只要符合总线标准，就可以连接到采用这种总线标准的系统中。 （2）总线标准化使微机系统成为一个开放的体系结构。 简化了系统结构。 便于采用模块结构设计方法，简化了软、硬件的设计。 便于系统的扩充和升级。 便于故障诊断和维修，同时也降低了成本。,一、总线的操作过程 1.总线请求和仲裁阶段 多主模块时，要使用总线的主模块向总线提出申请，由总线仲裁机构确定后，把下一个传输周期的总线使用权交给申请的主模块。 2.寻址阶段 获得总线控制权的主模块，通过地址总线发出要访问的从属模块的地址及有关操作命令，通过译码选中被访问的从属模块，从而开始启动。 3.数据传送阶段 主模块和从属模块进行数据交换。 4.结束阶段 主、从模块的信息从总线上撤除，让出总线，以便其它模块继续使用。,二、总线的通信方式,1同步传输 也称为同步通信方式，总线上的各模块严格地在时钟控制下工作的方式。 特点：主模块须按严格的时间标准发出地址信号、产生指令，从属模块按严格的时间标准读出数据或写入数据。,2半同步传输 同步方式的一种改进，各模块基本上还是在时钟控制下统一动作，对于某些不能在规定时间内完成操作的慢速从属模块，可以请示延长操作时间。,3异步传输 也称为应答方式。进行通信的主、从模块不受统一的时钟控制，而是采用“请求”和“应答”信号来协调传输过程。,三、总线的主要技术参数 1总线带宽： 单位时间内总线上可传送的数据量，单位为mbps。 2总线位宽： 总线能同时传送的数据位数，即总线宽度，如16位、32位、64位等。 3总线的工作频率： 总线的时钟频率，单位为mhz。 三者的关系为： 总线带宽（mbps）=（总线位宽/8）总线工作频率（mhz）,5.1.2总线分类及总线标准,一、总线的分类 1按传输信息的类型：数据总线、地址总线和控制总线。 （1）数据总线db（data bus）：传送数据信息，双向的三态总线，总线的位数通常与微处理器的字长相一致。 （2）地址总线ab（address bus）：专门用来传送地址的，单向的三态总线。地址总线的位数决定了cpu可直接寻址的内存空间大小。若地址总线为n位，则可寻址空间为2n字节。 （3）控制总线cb（control bus）：传送控制信号、时序信号和状态信息等。定向的三态总线，一般以双向线表示。,2按位置和应用场合：分为四级。 （1）片内总线：位于微处理器或lsi/vlsi芯片内部，用于芯片内部各部件间的互连及信息传送。大多采用单总线结构。 （2）片间总线：又称元件级总线、局部总线（local bus）、片总线。用于微机主板、单板机以及一些插件板、卡间的相互连接。 （3）内总线：又称系统总线或板级总线。用于连接微机系统内各功能部件，是微机系统中最重要的总线。 系统总线包含数据总线db、地址总线ab和控制总线cb。 （4）外总线：也称通信总线，用于两个系统之间的连接与通信。,二、总线标准,1. 总线标准：由权威机构规定的，芯片之间、插件板之间及系统之间，通过总线进行连接和传输信息时，应遵守的一些协议与规范，包括硬件和软件两个方面。如总线插槽/插座的尺寸、引脚、信号线定义、总线工作时钟频率、总线仲裁与配置机构、电气规范和实施总线协议的驱动与管理程序等。 2. 总线标准化：各计算机零部件生产厂商面向总线标准生产计算机零部件，符合某一总线标准的部件都可以在相应标准的插件板上使用，可方便用户进行系统功能的扩充或升级。,三、典型总线 1pci总线（peripheral component interconnect，外围部件互连总线） 特点： （1）高性能。总线宽度为32/ 64位，初始工作频率为33mhz，最大传输率为132 /264mb/s 。 （2）兼容性好，易于发展。与isa，vl等总线兼容，由于pci总线与时钟频率无关，所以可以用不同型号的cpu。 （3）自动配置功能。即插即用-pnp（plug and play）技术 ，自动配置。 （4）规范。对通信协议、时序关系、负载、电气特性和机械特性都作了严格的规定。,2agp总线（accelerated graphics port，加速图形端口） （1）传输速率：视频信号的传输速率可以达266mb/s（1模式），最高可达1066mb/s（4模式）。 （2）目的：提高高档pc机的图形，尤其是3d图形的处理能力。 （3）原理：使3d图形数据越过pci总线，直接送入显示子系统，从而减轻pci总线的数据传输负担。 （4）实质：严格说来，agp不能称为总线，因为它是点对点连接，即连接控制芯片和agp显示卡。,（5）性能特点 对内存的读写操作实行先进的流水线处理。 agp总线上的地址信号与数据信号分离。 agp能够扩展地直接使用系统内存。 agp比pci多了一种操作模式直接内存执行dime。,（6）规范,5.1.3总线缓冲器,总线使用要求：同一时刻只允许一个部件向总线发送数据，允许一个部件或多个部件同时接收数据。 总线控制：三态缓冲器 数据通过三态缓冲器再送入总线，当三态缓冲器处于低阻状态（输出端为高电平或低电平状态）时，器件挂在总线上；当三态缓冲器处于高阻状态（开路状态、浮空状态）时，器件与总线逻辑上“脱开” 。 三态缓冲器类型： 单向：部件只向总线发送信息； 双向：部件既向总线发送数据，又从总线上接收数据。,cpu的重要组成部分，计算机中用来进行算术逻辑运算的部件。核心是算术逻辑运算部件alu。,5.2.1 算术逻辑运算部件（alu， arithmetic logical unit ） 运算器的核心，是用来完成算术和逻辑运算的逻辑单元。,（1）构成： 加法器：基本单元。 逻辑运算功能部件：完成逻辑运算。,（2）原理：在控制信号的作用下，使输入信号ai、bi经过逻辑运算功能部件之后产生新的信号xi和yi，然后与进位信号ci-1一起送入加法器进行全加运算。不同的控制信号可以产生不同的信号xi和yi，从而达到实现多种算术运算和逻辑运算的目的。,5.2.3 定点运算器,（1）组成：alu、阵列乘除器、通用或专用寄存器组、三态缓冲区以及内部总线等逻辑部件组成。 alu：核心部件，实现算术逻辑运算； 阵列乘除器：实现乘法和除法的并行运算； 寄存器组：存放操作数、中间运算结果以及运算结果的状态； 三态缓冲区：实现对数据的缓存。 （2）类型：定点运算器、浮点运算器 。 定点运算器是进行定点数运算的部件。由于定点数的小数点位置固定，因此参与运算的操作数不需重新定位，可直接进行算术运算。,（3）定点运算器的结构：单总线结构、双总线结构、三总线结构, 单总线结构的运算器,所有的部件都连接到同一条总线上，同一时间只能有一个数据通过总线在各部件之间传输。 进行一次双操作数的运算，须分两次来完成操作数向alu的输入，因此需要a、b两个锁存器来暂时存放将要参加运算的操作数。 控制简单，速度比较慢。, 双总线结构的运算器,两条总线来传送操作数，因此两个操作数可同时送至alu进行运算。 运算结果不能直接送到总线上，须通过一个缓冲器再送到总线上。 双总线结构的运算器在速度上要比单总线的快。, 三总线结构的运算器,采用两条总线来传送操作数，一条总线传送运算结果。 只要alu的运算速度足够快，算术逻辑运算就可以一步完成。 总线旁路器可把不需要通过alu进行运算的数据直接输出。 运算速度最快。,5.3.1 存储器分类,一、按存储介质分类 1半导体存储器 以二极管、晶体管或mos管等半导体器件作为存储元件。如内存。 2磁存储器 采用磁性材料作为存储介质。如磁芯、磁带、磁盘等。 常用的磁存储器是磁带、磁盘等磁表面存储器，如硬盘、软盘。 3 光存储器 采用激光技术在记录介质上进行读写的存储器。如只读光盘（cd-rom）、可读写光盘（mo）等。,二、按存取方式分类 随机存储器ram 、只读存储器rom、串行访问存储器sam,1随机存储器ram（random access memory） 按地址存取，存取时间与存储单元的物理位置无关。 可分为双极型和mos型。 双极型存储器：存取速度快，功耗大，集成度小，一般作为容量较小的高速缓冲存储器。 mos型存储器：按mos工艺制成，分为静态存储器（sram）和动态存储器（dram）。动态存储器的存储内容需定时刷新。,2只读存储器rom（read only memory） 按制作工艺和使用特性可分为：固定只读存储器（rom）、可编程只读存储器（prom）、可擦除可编程只读存储器（eprom）和电擦除可编程只读存储器（eeprom）。 rom：内容一般是在生产时事先写入，计算机工作时只能读出，而不能写入。 prom：内容是在使用时由用户写入的，一旦写入不能更改。 eprom和eeprom：可进行多次写入操作。,3串行访问存储器sam（sequential access memory） 读写操作需按物理位置的先后顺序寻找地址。如磁带。,三、按在计算机中的作用分类 主存储器、辅助存储器 、缓冲存储器、闪速存储器（flash memory）,1. 主存储器 简称主存、内存，通过内存总线与cpu联接，用来存放正在执行的程序和处理的数据。可以和cpu直接交换信息。主要类型： （1）fpm：快速页面模式内存 （2）edo：扩展数据输出内存 （3）ddr sdram：同步双倍速率传输动态随机存储器 ，主流内存规范。 （4）rdram：rambus（开发公司名字），运行频率比sdram和ddr sdram要高了许多，从300mhz到600mhz。,rdram的外观图,ddr sdram的外观图,2辅助存储器 辅存、外存，需通过专门的接口电路与主机联接，不能和cpu直接交换信息，用来存放暂不执行或还不被处理的程序或数据。 3缓冲存储器 缓冲存储器简称缓存（cache），在两个速度不同的部件，如cpu与主存之间，以解决数据传送速度不匹配问题。 4闪速存储器（flash memory） 快擦写存储器，可在不加电的情况下长期保存信息，具有非易失性，能在线进行快速擦除与重写，兼具有eeprom和sram的优点。其集成度与位价格接近eprom，是代替eprom和eeprom的理想器件，也是未来小型磁盘的替代品。,5.3.2 静态随机存储器（sram）,一、基本存储单元电路,双稳态触发器：vt1vt4构成，a高b低，触发器状态为1，反之为0。,vt5、vt6：门控管。当行选择线x为高电平时，vt5、vt6管导通，a点和b点分别与内部数据线d和 （也称位线）接通。,电路图,vt7 、vt8：门控管。当列选择线y为高电平时，vt7、vt8管通，内部数据线与外部数据线接通，该单元可以读/写。,逻辑符号,（1）读出：x选择线与y选择线均为高电平，vt5 vt8管均导通，a点与d接通，b点与 接通，d、 与外部数据线接通，若原来存入的是1，则d为高电平； 为低电平，二者分别通过vt7、vt8管输出到外部数据线，即读出1；相反，则d为低电平， 为高电平，二者分别通过vt7、vt8管输出到外部数据线，即读出0。 读出信息时，双稳态触发器的状态不受影响，故为非破坏性读出。,（2）写入：数据送到外部数据线上。若该单元被选中，则x选择线与y选择线为高电平，vt5 vt8管均导通，外部数据分别通过vt7、vt5管和vt8、vt6管送到触发器。 若写1，则vt2导通， vt1截止， a高b低。若写0，则vt1 导通， vt2截止， a低b高。 写入结束，状态保持；若掉电后又恢复供电，双稳态触发器发生状态竞争，即掉电前写入的信息不复存在。因此sram被称为易失性存储器。,二、静态ram的组成,由存储体、地址译码电路、读/写驱动电路、控制电路、地址寄存器和数据缓冲器组成。,1存储体 存储信息的实体，由若干个能存储一位二进制数的位存储单元构成。上图中的存储体是一个由6464 = 4096个六管静态存储电路组成的存储矩阵。,2译码电路 对来自cpu的地址码进行译码，以选择地址码所指定的存储单元。有单译码方式和双译码方式。,3i/o电路 读/写信息。i/o电路还有对读出的信息进行放大的作用。,5地址寄存器 接收来自cpu的地址码，继而送到行、列地址译码器进行地址译码。 6数据缓冲器 控制存储器与系统数据总线之间的数据输入/输出。,4控制电路 对存储芯片进行选择及对选中的存储单元进行读/写控制。 芯片选择是通过片选信号 控制完成的，一般由地址码的高位译码产生。对于选中的芯片的存储单元的读/写操作，由读/写控制信号r/ 确定，高电平信号为读操作，低电平信号为写操作。,三、静态ram的读/写过程,1读出过程 （1）地址码a0a11加到ram芯片的地址输入端，经x与y地址译码器译码，产生行选与列选信号，选中某一存储单元，该单元中存储的代码，经一定时间，出现在i/o电路的输入端。i/o电路对读出的信号进行放大、整形，送至输出缓冲寄存器。缓冲寄存器一般具有三态控制功能，在门控信号无效时，所存数据还不能送到数据总线db上。,（2）在送上地址码的同时，还要送上读/写控制信号（r 或、 、 ）和片选信号（ ）。读出时，使r =1， =0，这时，输出缓冲寄存器的三态门将被打开，所存信息送至db上。于是，存储单元中的信息被读出。,2写入过程 （1）地址码加在ram芯片的地址输入端，选中相应的存储单元，使其可以进行写操作。 （2）将要写入的数据放在db上。 （3）加上片选信号 =0及写入信号r 0。这两个有效控制信号打开三态门使db上的数据进入输入电路，送到存储单元的位线上，从而写入该存储单元。,四、静态ram芯片的扩展 每一个ram芯片的存储容量有限，实际的存储器需由若干个芯片进行相应的连接、扩展而成的。存储器扩展分为3种情况： 字扩展：存储芯片容量不能满足存储器的要求。如用2k8b的存储芯片构成16k8b的存储器。 位扩展：存储芯片的位数不能满足存储器的要求。如用8k8b的存储芯片构成8k16b的存储器。 字、位同时扩展：存储芯片的容量和位数都不能满足存储器的要求。如用2k4b的存储芯片构成8k8b的存储器。,存储器扩展的基本步骤： 1根据存储器容量和芯片容量，确定应采用的芯片数。 芯片数=存储器容量/芯片容量。 2 根据芯片的引脚，确定存储芯片与cpu的连接方式，包括数据线、地址线、读/写信号、片选信号的连接。连接的原则： 地址线对应连。 位扩展时，数据线并行连接；字扩展时，数据线对应连接。 读/写信号对应连接。 位扩展时，各芯片共用片选信号；字扩展时各芯片分用片选信号。片选信号可通地址码高位部分译码获得。 3地址分配，确定各芯片的存储地址范围。,【例5.1】用6116芯片构成8k8b的存储器。,分析：6116芯片的地址线为11根，数据线位数为8根，为2k8b的存储芯片。构成8k8b的存储器需进行字扩展。 6116芯片的读控制信号为 ，写控制信号为 ，片选信号为 ，三个控制信号都为低电平有效。,解：（1）确定芯片数。 芯片数=8k8b/2k8b=4片 （2）确定与cpu的连接。 各芯片的8个数据引脚d0d7对应连于数据总线的d0d7上。 地址引脚a0a10连接到地址总线a0a10上，由地址码的高位a12、a11通过2线-4线译码器译码得到4个不同的低电平片选信号送到各芯片的片选端，读/写信号 和 直接与cpu的读信号 和写信号 连接。,第一片2k,第二片2k,第三片2k,第四片2k,a12 a11 a10 a9 a8 a7 a6 a5 a4 a3 a2 a1 a0 地址范围,（3）存储地址分配,0 0 0 0 0 0 0 0 0 0 0 0 0 0000h 0 0 1 1 1 1 1 1 1 1 1 1 1 07ffh,0 1 0 0 0 0 0 0 0 0 0 0 0 0800h 0 1 1 1 1 1 1 1 1 1 1 1 1 0fffh,1 0 0 0 0 0 0 0 0 0 0 0 0 1000h 1 0 1 1 1 1 1 1 1 1 1 1 1 17ffh,1 1 0 0 0 0 0 0 0 0 0 0 0 1800h 1 1 1 1 1 1 1 1 1 1 1 1 1 1fffh,【例5.2】用2114芯片构成1k8b的存储器。,分析：2114为1k8b的存储芯片。构成1k8b的存储器需进行位扩展。 为读/写控制引脚，低电平信号控制写操作，高电平信号控制读操作。片选信号为 。,解：（1）确定芯片数。 芯片数=1k8b/1k4b=2片,（2）确定与cpu的连接。 两个芯片的4个数据引脚i/o1i/o4应分别连于数据总线的低4位d0d3和高4位d4d7上； 地址引脚a0a9连接到地址总线a0a9上， 2个芯片共用一个片选信号，可利用cpu的a10地址通过反相器提供。 读/写复用信号 接到cpu的引脚上。,（3）存储地址分配。,1k,a10 a9 a8 a7 a6 a5 a4 a3 a2 a1 a0 地址范围,0 0 0 0 0 0 0 0 0 0 0 0000h 0 1 1 1 1 1 1 1 1 1 1 03ffh,【例5.3】用2114芯片构成2k8b的存储器。,分析：2114为1k4b的存储芯片，构成2k8b的存储器，需字、位同时扩展。 解： （1）芯片数=2k8b/1k4b=4片 （2）与cpu的连接。 数据线：每组2片，每个芯片接4 位。 地址线：低10位进行片内地址选择，高2位进行片选。 片选信号：字扩展部分分用不同的片选信号，位扩展部分共用相同的片选信号。 读写信号：对应连接。,第一组1k,第二组1k,（3）存储地址分配。 a11 a10 a9 a8 a7 a6 a5 a4 a3 a2 a1 a0 地址范围,0 0 0 0 0 0 0 0 0 0 0 0 0000h,0 0 1 1 1 1 1 1 1 1 1 1 03ffh,0 1 0 0 0 0 0 0 0 0 0 0 0400h,0 1 1 1 1 1 1 1 1 1 1 1 07ffh,常用的静态ram芯片还有6264（8k8b）、62128（16k8b）、62256（32k8b）等。 不同静态ram的内部结构基本相同，只是不同容量其存储矩阵的排列结构不同。,5.3.3 动态随机存储器（dram）,一、dram基本存储电路,结构：由一个mos管和一个电容组成 原理：靠电容来存储信息的，电容充 有电荷表示存储信息“1”，没有电荷表示 存储信息“0”。当行、列选择线都为高电 平时，存储元被选中，vt1、vt2管导通。 写操作：写1，数据线上为高电平，对 电容c充电；写 0，数据线上为低电平， 电容上的电荷很快被释放掉。, 读操作：电容上的电荷被泄露掉，是一种破坏性读出，因此在读操作后要立即重新写入原有的信息，以保证所存储的信息不变。 刷新：由于电容上存储的电荷总存在着泄露，时间一长信息就会丢失，所以需要每隔一定时间（一般2 ms）对电容进行一次充电，以补充泄漏掉的电荷，称为存储器“刷新”或“再生”。刷新操作是逐行进行的。 3. 优点：内部线路简单，集成度高，功耗小，价格较便宜。 4. 缺点：需要刷新电路，外部电路复杂。,二、dram的结构特点 1. 由许多基本存储元排列组成的二维存储矩阵。 2. 为了保证足够高的集成度，减少芯片对外封装引脚数目和便于刷新，dram的结构具有两个特点： 芯片一般都设计成位结构形式，即每个存储单元只有一个数据位，一个芯片上含有若干字，如8 klb、16klb、64klb或256klb等。 芯片引脚上的地址线是复用的，地址总是分成行地址和列地址两部分，芯片内部设置有行地址锁存器和列地址锁存器。在对dram进行访问时，先由行地址选通信号 把行地址打入行地址锁存器，随后再由列地址选通信号 把列地址打入列地址锁存器，访问地址分两次打入，使dram芯片的对外地址线引脚大大减少，仅需与行地址相同即可。,三、dram控制电路 dram工作时，除了正常的读/写操作之外，还要定时刷新，因而需要设置专门的控制电路dram控制器来管理dram芯片的工作。dram控制器是cpu和dram芯片之间的接口电路，它将cpu的信号变换成适合dram芯片的信号。, 地址多路开关：把cpu输出的内存地址转换成行地址和列地址，在 和 信号的控制下，分两次送入dram芯片，实现行、列地址的分时打入。 刷新定时器：控制dram芯片的刷新定时时间。 刷新地址计数器：提供逐行刷新时的刷新地址。 仲裁电路：当来自cpu的读写请求和来自刷新定时器的刷新请求同时到来时，由仲裁电路对二者的优先权进行裁决。 时序发生器：产生行地址选通信号 、列地址选通信号 、写信号 。,5.3.4 只读存储器（rom）,一、掩模式只读存储器（mrom，masked rom） 由生产厂家根据用户提供的程序和数据，先把要存储的信息制作成掩模，再经过两次光刻而制成的，一旦制成后，信息就不能更改。 适于大批量生产，成本低，但灵活性差。 存储元可用二极管、mos管、双极型晶体管构成。mos型只读存储器功耗小、速度慢，适用于一般微机系统；而双极型只读存储器功耗大、速度快，适用于速度要求较高的微机系统。,44位mos型只读存储器： 地址码a1a0译码后输出4条字选择线，分别选中4个单元； 每个单元有4位数据（d3d0）输出。 在行和列的交叉点上有mos管的存储单元的信息是1，没有mos管的存储单元信息为0。,单元0的内容为0100 单元1的内容为1001 单元2的内容为0111 单元3的内容为1010,二、可编程只读存储器（prom，programmable rom） 出厂时是空白的，允许用户可以根据自己的需要确定rom中的内容。 有两种常见的结构：用二极管作为存储元的结破坏型和用双极型晶体管作为存储元的熔丝型。,双极型晶体管组成的熔丝型prom： 每个晶体管的发射极上串一个熔丝，出厂时所有管子上的熔丝是全部接通的，表示存储的信息全部为1。用户编程时，对需要写0的位通过较大的电流使熔丝熔断，即该位存入了信息0，熔丝未被熔断的位仍为1。熔丝一旦烧断再无法恢复，所以prom只允许编程一次。,结构原理：存储元由一个浮栅管和一个mos管串接起来。由于栅极周围被二氧化硅绝缘层包围成为浮栅，所以原始状态的浮栅不带电荷，浮栅管不导通，位线上是高电平，即存储的信息为1。当在浮栅管的漏极d和源极s之间加上25 v的高电压和编程脉冲时，d、s间被瞬时雪崩击穿，大量电子通过绝缘层注入到浮栅，使浮栅管处于导通状态，即存储的信息为0。由于浮栅被绝缘层包围，注入的电子不会泄露，保存的信息也就不会丢失。,三、可擦除可编程只读存储器（eprom，erasable prom）,擦除原理： 当用紫外线照射eprom芯片上的石英玻璃窗口时，所有存储元电路中浮栅管浮栅上的电荷会形成光电流泄露，使电路又恢复成原始状态，从而擦除了所有信息，擦除后的eprom还可以重新编程。 优点：可以进行多次编程。 缺点： 不能在线编程。擦除重写时，必须从系统中拆下来，在紫外线灯下照射20分钟，擦除原有信息后，再用专门的编程器重新写入新的程序或数据。 eprom芯片中的信息不能实现部分内容的修改。,四、电擦除可编程只读存储器（e2prom，electrically eprom） 采用加高电压的方法来擦除芯片中的原有信息。 可在线编程和擦除。 擦除和编程以字节为单位，可方便地改写其中的任一部分内容。 既可以在断电的情况下保持信息不丢失，又可以像ram那样随机地进行改写，因而兼有ram和rom的功能特点，使用起来十分方便。,eprom并不能用来代替ram，它在正常工作方式中一般是只读不写的，擦除一个单元虽然比eprom要快得多，但与ram的写入速度仍相差甚远。,五、闪速存储器（flash memory） 在eprom的基础上增加了电擦除和可重复编程能力的设计，采用电来擦除，但只能擦除整个区或整个器件。 比e2prom的成本更低，密度和可靠性更高。 目前价格已低于dram，容量已接近于dram。 是唯一具有大容量、非易失性、低价格、可在线改写和高速度等特性的存储器。,现阶段，它除了取代eprom和e2prom来存放主板和显卡的bios以外，还广泛应用于便携式计算机的pc卡存储器，成为代替磁盘的一种理想工具。,存储性能要求 存储容量要大 存取速度要快 成本要低。,实际矛盾 半导体存储器存取速度较快，但容量有限、价格高； 磁盘、光盘存储器存储容量大，但存取速度慢；,解决办法存储体系结构（存储系统） 综合利用各种存储器的优势，将两个或两个以上速度、容量、价格各不相同的存储器通过软件、硬件或软硬件相结合的方法连接起来成为一个系统。存储系统的速度与其中速度最快的存储器接近，存储容量与其中存储容量最大的存储器相等，单位容量的价格接近最便宜的存储器的价格。,5.4.1 存储器的层次结构,现代的计算机系统几乎都具有这两个以上存储层次，构成了缓存、主存、辅存三级存储系统。,缓存主存：速度接近于缓存，高于主存；容量和位价却接近于主存。 主存辅存：速度接近于主存，容量接近于辅存，平均位价也接近于辅存位价。, 位于cpu和主存之间的一种高速小容量存储器，可解决cpu与主存之间的速度不匹配问题。 cache中的内容是主存部分内容的副本，它能高速地向cpu提供指令和数据，从而加快了程序的执行速度。 通常由高速的sram组成，且为了追求高速，其全部功能由硬件实现，对程序员是透明的。,5.4.2 高速缓冲存储器（cache）, 理论依据程序访问的局部性原理 程序运行时，在一个较短的时间间隔内，访问地址往往集中在存储器逻辑地址空间的很小范围内。这种对局部范围的存储器地址频繁访问，而对此范围以外的地址则访问较少的现象，称为程序访问的局部性原理。, 原理：在主存和cpu之间设置一个高速的容量相对较小的存储器cache，根据一定算法将当前被频繁访问的指令或数据从内存读到cache中，当cpu处理数据时，首先到cache中查找所要读取的数据或指令，如果找到则直接读取，称为命中。如果没有找到，再到内存中查找所要读取的数据。,命中率 ：cpu访问数据时，能在cache中直接找到数据的概率。,一、地址映像,地址映像：cache的容量比主存容量小，只能保存主存内容的一个子集。cache与主存间的数据交换是以块为单位进行，一个cache块对应多个主存块。为了把信息放到cache存储器中，必须应用某种函数把主存地址映像到cache，称作地址映像。 地址变换：在信息按照某种映像关系装入cache后，当cpu访问存储器时，它给出的一个字的内存地址会自动变换成cache地址，首先在cache中查找所需数据。将内存地址变换成cache地址的过程叫作地址变换。 地址映像方式：全相联映像、直接映像、组相联映像。,1全相联映像方式 （1）主存中的任意一块可以装入cache中的任意块位置。 （2） 主存中一个块的地址（块号）与块的内容一起存到cache块中，其中块号存于cache块的标记部分。 （3） 优点：因为块地址一起保存在cache中，使主存的一个块可以直接拷贝到cache中的任意块位置，非常灵活。 （4） 缺点：比较器电路难于设计和实现。因此这种映像方式只适合于小容量cache采用。,设cache分为8个数据块，主存分为256块，每块字数相同。,2直接映像方式,（1） 主存分成若干页，每一页与cache的大小相同，每页的块数与cache的块数相等。 （2） 内存各页中的块按相对块号（偏移量）映像到cache中相同块号的特定块位置。 （3） 优点：访问地址只需与cache中一个确定块的标记相比较，硬件简单、成本低。 （4） 缺点： 每一主存块只能存放到cache中的一个固定位置，不灵活； 若相对块号相同的两个主存块存于同一cache块时，会发生冲突。 （5）适合于大容量的cache，更多的块数可以减少冲突的机会。,主存的第0、8、248块(共32块)只能装入到cache的第0块，主存的第1、9、249块(共32块)只能装入到cache的第1块，依此类推。,3组相联映像方式,将cache分成u组，每组v块，主存先按cache的大小分页，每页再对应地分成若干与cache组大小相同的组。从主存组到cache组之间采用直接映像方式，而两个对应的组内部采用全相联映像方式。组相联映像方式中cache分成u组，每组v块，称为v路组相联映像。,组相联映像方式适度地兼顾了全相联映像和直接映像的优点，又尽量避免了二者的缺点，因此被普遍采用。,cache分为4组，每组2块，主存分成128组，每组2块，主存组与cache组之间直接映像，而组内部采用全相联映像。如，主存的第0组只能映像到cache的第0组，而主存第0组中的第0块，既可以映像到cache第0组中的第0块，也可以映像到第0组中的第1块。,二、替换算法 cache的工作原理要求它尽量保存最近经常被cpu访问的数据。如果某次访问cache未命中时，需要把一个新的主存块调入cache，当允许存放此块的位置都被其他主存块占满时，就要产生替换。,1先进先出（fifo）算法： 把一组中最先调入cache的主存块替换出去。实现容易，开销小。,2最不经常使用（lfu）算法 把一段时间内被访问次数最少的那个数据块替换掉。 不能严格反映近期的访问情况。,3近期最少使用（lru）算法 lru算法是把一组中近期最少使用的数据块替换出cache。保护了刚调入cache中的新块，使cache有较高的命中率。,4随机替换（rand） 不考虑数据块的使用情况，需要替换时从特定的块位置中随机地选取一块替换掉即可。 优点：硬件容易实现，速度比较快。 缺点：cache的命中率和工作效率低。,三、cache的读/写操作,1贯穿读出式 2旁路读出式 3全写法 4写回法,cache的内容是主存中部分内容的副本，它应与主存内容保持一致。,cache主存系统的读/写操作方式：,1贯穿读出式（look through） cpu对存储器的访问请求首先送到cache，先在cache中查找所需数据。如果访问cache命中，则直接从cache中读取数据；如果未命中，则将访问请求传给主存，访问主存取得数据。 优点：降低了cpu对主存的访问次数。 缺点：延迟了cpu对主存的访问时间。,2旁路读出式（look aside） cpu发出的访存请求同时送到cache和主存。由于cache的速度快，若命中，则cache在将数据送给cpu的同时，中断cpu对主存的请求。如果未命中，则cache不动作，由cpu直接访问主存取得数据。 优点：没有时间延迟。 缺点：每次cpu都要访问主存，占用了部分总线时间。,3全写法（write through） cpu发出的写信号同时送到cache和主存，当写cache命中时，cache与主存同时发生写修改，因而较好地维护了cache与主存内容的一致性。当写cache未命中时，只能直接向主存进行写入。 优点：操作简单。 缺点：cache对cpu向主存的写操作无高速缓冲功能，降低了cache的功效。,4写回法（write back） 当cpu写cache命中时，只修改cache的内容，而并不立即写入主存，只有当此块被替换出时才写回主存。 每个cache块设置一个修改位，以反映此块是否被cpu修改过。当某块被换出时，根据此块的修改位是1还是0，来决定将该块的内容写回主存还是简单弃去。 优点：对一个cache块的多次写命中都在cache中快速完成，只是需要替换时才写回速度较慢的主存，减少了访问主存的次数。,5.4.3 外存储器,计算机系统的外存储器主要有磁盘、磁带和光盘。 磁盘存储器又分为硬磁盘和软磁盘两种，分别简称为硬盘和软盘。硬盘、软盘均属于磁表面存储器。,磁表面存储器是在不同形状的载体上，涂有磁性材料层。工作时，载磁体高速运动，磁头在磁层上进行读写操作。 信息被记录在磁层上，这些信息的轨迹就是磁道。磁盘的磁道是一个个同心圆环，磁带的磁道是沿磁带长度方向的条型区域。,一、软盘（fd，floppy disk） 可移动磁盘存储器，早期在pc机中作为文件和应用软件复制的主要载体。 特点：与硬盘相比，容量小、速度低、可靠性差。 1. 发展：已不作为pc机的基本配置，逐渐被移动硬盘、u盘等取代。,2. 分类 按盘片大小分：5.25英寸软盘和3.5英寸软盘。 按软盘的容量可分为：高密度软盘（ 1.44mb ）和低密度软盘（ 720kb ）。目前，720kb的低密度软盘已很少使用。 3. 构成 pc机软盘系统由软盘片、软盘控制器、软盘驱动器（磁头位于其上）组成。,4. 物理外观：,5盘片 由柔性塑料材料制成，上面涂有极薄的一层铁氧体磁性材料，封装在相应尺寸的塑料保护套内，盘片的两面都可以记录信息。 软盘盘片也分为磁道和扇区。 （1）磁道 盘片上若干个同心圆环。3.5英寸软盘上有80个磁道。 （2）扇区 每个磁道又被分成若干个扇区，每个扇区可以存放512字节数据。高密度软盘每个磁道上有18个扇区。因此，整个软盘的容量达到28018512b=1.44mb。,6软盘驱动器 由磁头、磁头定位系统、读写系统、主轴驱动系统和状态检测部件等构成。,（1）磁头：磁头用于读写盘片上的数据信息。 （2）磁头定位系统 由磁头小车、磁头小车驱动步进电机、0磁道定位及相应的控制电路等部分组成，其作用是准确、迅速地将磁头定位于指定的磁道上。,（3）读写系统 由前置放大器、低通滤波、微分放大、限幅放大、数据鉴别及数据整形组成。 读操作：磁头感应出的信号很微弱，经前置放大器放大并通过低通滤波滤掉高频噪声信号，将信号送到微分放大电路进行微分放大，再经限幅放大，信号变成方波，然后经数据鉴别（数据是0还是1）、数据整形后送到主机； 写操作：当主机发出写信号而且软盘未写保护时，写电路发出一个写允许信号并产生相应的写电流，使磁头磁化盘介质。,（4）主轴驱动系统 驱动盘片旋转的装置，它由主轴驱动电机、主轴部件、主轴稳速系统组成。,（5）信号检测系统 将软驱的相关状态报告给主机，以便主机发出相应的操作命令。 0磁道检测信号：磁头小车上有一挡板，磁头小车后退至0道时，该挡板将触发或挡住0磁道检测开关，使磁头小车不再后退并同时发送磁头小车当前位置处于0磁道信号给主机。 索引信号检测：软盘的索引孔产生的脉冲索引信号标志着每个磁道的开始扇区位置。当盘片的索引孔经过索引检测光电管时，上下一对光电管正处于对照状态，其中一个光电管发出的光束，正好被另一光电管接收。 写保护检测：3.5英寸软驱，当触点开关处于断开时，发送写保护信号给主机，主机将禁止进行写操作。,7. 软盘的工作原理 （1）信息存储 数据信息以一定的规则存储在磁道和扇区上。初次使用的软盘需要进行格式化，即对磁盘按照标准格式划分磁道和扇区，每个扇区按其格式填写地址信息及其容纳的字节数。 软盘采用统一的标准记录格式。5.25英寸和3.5英寸软盘每条磁道的扇区数分成15、9、18、36四种，每个扇区的字节数为512b。 （2）软盘接口 两个连接器，一个为驱动器提供电源，一个传输进出驱动器的控制信号和数据信号。软盘连接器已经标准化。驱动器与适配器之间通过一条34线的扁平电缆连接，最多接两台驱动器。,8. 软盘技术的最新发展 两种新式大容量软驱： zip：容量为100mb；ls-120：容量为120mb。,影响软盘容量的因素： 位密度，磁道圆周上单位长度记录的二进制位数； 道密度，磁盘直径方向单位长度上记录的二进制位数。位密度与同一磁道上信息之间的距离相关，距离越大，位密度越小。,提高软盘容量的技术 光学定位技术：在相同面积内，比磁定位技术划分出更多的磁道。 圆周位记录zrm（zone bit recording）技术：每磁道的扇区数不同。 盘面材质：高密度金属粒涂料、双涂层技术。,二、硬盘（hard disk，也简称hd）,“温彻斯特硬盘” ：1973年，ibm公司推出。工作时，磁头悬浮在高速转动的盘片上方，而不与盘片直接接触，磁头沿高速旋转的盘片上做径向移动。,硬盘及驱动器：由固定面板、控制电路板、磁头组、盘片组、主轴电机、接口及其它附件组成。磁头组和盘片组件是构成硬盘的核心，它们被封装在硬盘的净化腔体内，包括浮动磁头组件、磁头驱动机构、盘片组、主轴驱动装置及读写控制电路几个部分。,外部结构：接口、控制电路板、固定面板三部分。 内部结构：盘片组、磁头驱动机构、磁头组、主轴电机等部分。, 盘片之间绝对平行，都固定在一个称为盘片主轴的旋转轴上。 每个盘片的存储面上都有一个磁头，与盘片之间的距离只有0.10.3m。 所有的磁头连在一个磁头控制器上，由磁头控制器负责各个磁头的运动。 磁头沿盘片作经向运动，盘片以每分钟数千转的速度高速旋转，磁头对盘片上的指定位置进行数据的读/写操作。,1盘片组 （1）盘片是存储数据的载体，采用铝金属薄膜材料制成。 （2）盘片组一般是由一片或几片圆形盘片叠加而成，不同容量的硬盘盘片数是不同的。每个盘片有两个面，每个面都可以记录数据。 （3）盘片分为面、磁道、扇区、柱面和着陆区。 面：按照磁盘面的多少，依次称为0面、1面、2面等。于每个面对应一个读写磁头，称为0磁头（head）、1磁头、2磁头等。磁头数和盘面数相同。 磁道：盘片表面上以盘片圆心为中心的同心圆环。从外向内编号。 柱面：不同盘片相同半径的磁道组成的空心圆柱体称为柱面。柱面数等于每个面的磁道数。, 扇区：每个磁道划分成若干段，每段称为一个扇区。一个扇区存放512b的数据。硬盘上每个磁道上的扇区数相同，这样硬盘存储容量计算公式为： 硬盘容量 = 柱面数磁头数每道扇区数512b 着陆区：硬盘不工作时磁头停放位置的区域，通常指定一个靠近主轴的内层柱面作为着陆区。着陆区不存储数据，可以避免硬盘受到震动时以及在开、关电源瞬间磁头紧急降落时所造成的数据丢失。硬盘在电源关闭时会自动将磁头停在着陆区内。,2主轴组件 包括轴承和驱动电机等。 3磁头驱动机构 作用是在硬盘寻道时移动磁头。一般由电磁线圈电机、磁头驱动小车、防震动装置构成。 4磁头组件 是硬盘中最精密的部件之一，是由读写磁头、传动手臂、传动轴三个部分组成。采用了非接触式磁头结构，加电后磁头在高速旋转的磁盘表面移动，磁头与盘片之间的间隙只有0.10.3m，这样可以获得很好的数据传输率、较高的信噪比和数据传输的可靠性。,三、光盘 光存储设备的信息载体。 厚度为1.2mm、直径为120mm或80mm的圆盘片，最常见的是直径120mm的光盘。, 数据轨道是一条由里向外，顺时针方向的螺旋渐开线，其轨道的各个区域尺寸和密度都一样，这条线为光盘轨道。 用刻录机在光盘轨道上刻出一个个极小的凹点，这些不同的凹点与平面被激光照射时，产生不同的反射光，形成对应的数据0和1。,（1） cd轨道 （2） dvd轨道,光盘种类： 1cd 光盘（compact disc） cd-da ：cd数字音乐光盘，光盘的始祖。 cd-rom ：cd只读式光盘，使用最广泛的一种光盘。容量大、价格低。 cd-rom有mode-1与mode-2两种形式。每张mode-1cd-rom的容量为650mb。每张mode-2cd-rom的容量为742mb。印刷面无数据。 cd-r ：cd可记录式光盘，可用光盘刻录机将数据一次写入光盘中，写入后的数据不能更改和删除，安全性高。 cd-r的工作原理是利用大功率激光束的热效应使激光焦点照射记录层的有机染料产生不可逆的物理化学变化，形成具有与cd-rom光盘凹点相同的光学反射特性。, cd-rw： cd重复擦写式光盘。光盘上的数据可自由更改或删除，目前使用寿命可达1000次左右。使用弹性比cd-r更大，但价格比cd-r高得多。,2 dvd 光盘 （digital video disc） （1）dvd光盘特点 双面存储。由两层厚度分别为0.6mm盘片组成，每个盘片都有两个记录面存放数据。一张dvd-5的存储容量可达4