数字逻辑电路复习题.doc

数字逻辑电路复习题2一、单项选择题（本大题共15小题，每小题2分，共30分）在每小题列出的四个备选项中只有一个是符合题意要求的，请将其选出并将“答题卡”的相应代码涂黑。未涂、错涂或多涂均无分。1十进制数(110)10 对应的二进制数是（ ）A (1101110)2 B(1101111)2 C(1101100)2 D(1111110)22将(01000011.00101000)5421BCD转换为八进制数为（ ）A（53.2)8 B（53.4 )8 C（103. 112 )8 D(123.2)83逻辑函数的最简与或式为（ ） A B. C. D. 4下列函数中，函数值恒为1的是（ ）A BC D5有三个输入端的或非门，当作为非门使用时，两个多余输入端应（ ）A都接高电平1 B.一个接低电平0，一个接高电平1C都接低电平0 D.一个与输入端并联，一个接低电平06电路如图1.1所示，输出函数F的表达式为（ ）ABCD7逻辑函数的最简与非式为（ ）A B. C D. 8逻辑函数的反函数为（ ）A B. C D. 9函数F(ABCD)=,约束条件，其最简或非式是（ ） A.。 B.。C.。 D.。10为使JK触发器的次态为1，其激励端JK取值为（ ）A10 B.00 C11 D. 01 11设计模值为30的计数器至少需要触发器的级数为（ ）A3 B. 4 C. 5 D. 612由555定时器构成的施密特电路可以（ ）A产生非周期的脉冲 B. 将三角波变为方波C 产生周期的矩形波 D. 产生正弦波13n位纽环形计数器，其计数模值为（ ）A.n B.n2 C.2n D.2n14。其功能是（ ）A.计数 B.预置数。 C.清零。 D.保持。15将模拟信号转换为数字信号应选用（ ）ADAC电路 B.只读存储器ROMCADC电路 D.可编程逻辑器件PLD 二、填空题（本大题共5小题，每小题2分，共10分） 16数据11001110101为组成奇校码奇校验位为 。 17F= 。 18偶数个1相异或，其结果为 。 19移位寄存器存放的数据1101经过左移进一个1再右移进一个0，移位寄存器存放的数据变为 。 20输入信号的频率为175kHZ，为获得25kHZ的输出信号，其分频器的分频系数为 。 三、分析题（本大题共4小题，每4小题各10分，共40分）说明：中规模器件74LS90、74LS161和74LS194的功能表在第8页上。21.用数据选择器组成的逻辑电路如图3.1所示。图3.1 写出输出函数F的表示式； 说明该电路的逻辑功能。22.由D触发器和门电路组成的电路如图3.2(a)图所示，已知CP和A的波形如图3.2（a）图3.2（b）图2.2(b)图所示。 写出D触发器的次态方程； 画出输出端Q的波形。（设Q的初态为0）。23用74LS161和74LS194组成的电路如3.3(a)、(b)所示。 分别列出(a)、(b)电路的状态迁移表（图b电路的初态为0000）； 分别说明(a)、(b)电路的功能。图3.3（a）图3.3（b）图3.424由移位寄存器74LS194和门电路组成电路如图3.4所示。 画出该电路的状态迁移关系； 指出输出F的序列信号。四、设计题（本大题共4小题，第25小题6分，第26，27，28小题各8分，共30分）25.用译码器74LS138和若干与非门，设计实现一个代码转换器，要求将3位步进码CBA转换成二进制码F3F2F1，编码表如下。 写出F3、F2和F1的逻辑表达式； 依据给出的三/八译码器，画出实现该代码转换的逻辑电路图。26试用74LS161设计一个9进制计数器，要求用预置法实现。起始态（0000） 列出状态迁移表； 画出逻辑电路图。数字逻辑电路试题参考答案及评分标准（课程代码 02344）一、单项选择题（30分）1.A；2.A；3.D；4.D；5.C；6.B；7.C；8.B；9.B；10.A；11.C；12.B；13.C；14.D；15.C。2、 填空题（10分） 160 17 180 190101 207三、分析题（40分）21 （5分） 二变量异或功能 （5分）22 （5分） （5分）23 (a) （4分） (b) （4分） （a）模M=10计数