电磁兼容与信号完整性设计规范.doc

武汉光迅科技股份有限公司武汉光迅科技股份有限公司 Accelink Technologies Co., Ltd 管管 理理 规规 程程 通通 讯讯 协协 议议电磁兼容与信号完整性设计电磁兼容与信号完整性设计 规规 范范 文件编号： AL/RM- MS-Q-05 生效日期： 2008.03.04生效日期： 编 制： 许耿 周治柱 江毅日 期： 2008.2.3 邹雪芬 日 期： 审 核： 罗勇 日 期： 2008.02.28 日 期： 批 准： 江山 日 期： 2008.03.04日 期： 页 数： 共 页 共 页版 本：第 A 版 版 本： 第 A 版 文件发放号： 目目 录录 0.修改记录修改记录 .21 1.目的目的 .32 2.适用范围适用范围 .32 3.职责职责 .32 3.1 开发工程师.32 3.2 开发管理部.32 4.工作程序工作程序 .32 4.1 新增备案.32 4.2 更改程序.113 4.3 通讯协议的调用.113 4.4 通讯协议规范.113 5.相关文件相关文件 .113 6.附件附件 .123 7.记录记录 .163 1).183 0.修改记录修改记录 .2 1.目的目的 .2 2.适用范围适用范围 .2 3.职责职责 .2 3.1 开发工程师.2 3.2 开发管理部.2 4.工作程序工作程序 .2 4.1 新增备案.2 4.2 更改程序.3 4.3 通讯协议的调用.3 4.4 通讯协议规范.3 4.4.1串口通讯协议（UART）3 4.4.2 网络通讯协议（UDP）.5 4.4.3 利用SNMP管理的mib设计规范.8 5.相关文件相关文件 .9 6.附件附件 .9 7.记录记录 .9 1)通讯协议 RM-MS-Q-05/1.9 2)通讯协议备案申请记录 RM-MS-Q-05/2.9 3)通讯协议备案清单 RM-MS-Q-05/3.9 4)产品主类定义清单 RM-MS-Q-05/4.9 5)产品子类定义清单 RM-MS-Q-05/5.9 0.修改记录修改记录 修改状态修改状态生效日期生效日期文件修改单编号文件修改单编号 A/02008.03.04 1.目的目的 本规范制定目的是为光迅公司内部的硬件系统研发、系统集成以及电磁兼容试验 中的电磁兼容（EMC）与信号完整性（SI）的设计与改进实施提供技术参考。为公司 产品通讯的协议语法制定统一的标准，规范相关产品接口/通讯代码的开发，便于公司 内部产品的集成开发。 2.适用范围适用范围 凡公司内部软件与固件的开发，客户无特殊要求时，适用本规范适用于光迅公司 所有的硬件研发项目。 3.职责职责 3.1 开发工程师 在开发工作中使用已存档并公开的通信协议； 在已有通信协议基础上，修订或设计通信协议，保证设计符合规范要求； 及时备案新增协议，便于下游工程师检索使用。 3.2 开发管理部 审核、发布新增或更改的通信协议； 存档管理通信协议，并提供内部开发的调用。 4.工作程序工作程序 4.1 基本基本术语术语 CBN Common Bonding Network CPE Customer Premise Equipment EFT Electrical Fast Transient, IEC 1000-4-4 EMC Electromagnetic Compatibility EMI Electromagnetic Interference ESD Electrostatic Discharge (待补充)FDTD Finite Difference Time Domain 4.2 电磁兼容基本概念电磁兼容基本概念 EMC 的定义的定义 设备在共同的电磁环境中能一起执行各自功能的共存状态。 EMC 模型与抑制方法模型与抑制方法 图 1 EMC 设计的层次及主要工作设计的层次及主要工作 组组成成 抑抑制制 措措施施 干干扰扰源源耦耦合合通通道道接接收收器器 抑源 （减少噪声源级别） （降低电磁辐射） 减敏 （降低电磁辐射） （增加接收器抗干扰能力） 切断 （屏蔽） （滤波） 评评定定 指指标标 传传导导性性耦耦合合辐辐射射性性耦耦合合 CS传传导导敏敏感感度度（传传导导抗抗扰扰度度） CE辐辐射射敏敏感感度度（辐辐射射抗抗扰扰度度） RS传传导导发发射射（传传导导骚骚扰扰） RE辐辐射射发发射射（辐辐射射骚骚扰扰） 元元器器件件设设计计 部部件件级级设设计计 印印制制板板级级设设计计 单单元元(模模块块)级级设设计计 设设备备级级设设计计 系系统统级级设设计计 材材料料特特性性 内内部部封封装装 分分布布参参数数 接接地地 回回路路面面积积 解解耦耦滤滤波波 器器件件布布局局 屏屏蔽蔽 滤滤波波 布布局局 接接地地 内内部部封封装装 分分布布参参数数 屏屏蔽蔽 电电源源滤滤波波 印印制制板板布布局局 部部件件布布局局 接接地地 互互连连 接接地地 4.3 电磁兼容性的要求电磁兼容性的要求 通信产品类电磁兼容性标准要求 电快速瞬变脉冲群试验 静电放电试验 雷击浪涌试验 电磁发射试验 敏感度试验 (待细化) 4.4 电磁屏蔽设计技术电磁屏蔽设计技术 (待补充) 4.5 互连电缆设计技术互连电缆设计技术 互连设计的重要性互连设计的重要性 泄漏耦合机理及控制要素泄漏耦合机理及控制要素 互连电缆屏蔽层的端接设计技术互连电缆屏蔽层的端接设计技术 互连电缆选用技术互连电缆选用技术 适用与互连设计的屏蔽电缆专用附件适用与互连设计的屏蔽电缆专用附件 互连电缆的接地互连电缆的接地 屏蔽电缆一般分为低频电缆和高频电缆 对低频信号电缆屏蔽层应单点接地 对屏蔽的电力电缆和高频电缆的屏蔽层至少应在电缆两端接地。 当电缆长度 L0.15 时，采用多点接地，一般屏蔽层按 0.05 或 0.1 的间隔接地，以降低地线阻抗，减少地电位引起的干扰； 对于输入信号电缆的屏蔽层，不能在机壳内接地，只能在机壳的入口 处接地，此时的屏蔽层上的外加干扰信号直接在机壳入口处入地， 避免屏蔽层上的外加干扰信号带入设备内的信号电路上； 对于高输入或高输出阻抗电路，尤其是在高静电环境下，可能需要双 层屏蔽的电缆，此时内屏蔽层可以在信号源端接地，外屏蔽层则在 负载端接地。 4.6 印制板设计技术印制板设计技术 4.6.1 印制板设计的基本原则印制板设计的基本原则 减少设计带宽 通常办法 电源输入端滤波 IC 芯片滤波 存储型器件接去耦电容 基尔霍夫定律 差模/共模电流的耦合控制 印制线间距的准则（3-W 原则） 存在于 PCB 走线之间的串扰不仅与时钟或周期信号有关，而且与 系统中的其他重要走线有关。数据线、地址线、控制线和 I/O 都 会受到串扰和耦合的影响。 3-W 原则：走线间的距离间隔（走线中心间的距离）必须是单一 走线宽度的 3 倍。 5/5 原则 时钟频率超过 5MHz 或上升时间小于 5ns 时，需要使用多层板。 4.6.2 信号完整性设计信号完整性设计 信号完整性（SI）是指在信号线上的信号质量好坏；在要求的时间内，信号 能以要求的时序、持续时间和电压幅度作出响应，不失真的从源端传递到接 收端。 高速信号的电磁干扰以及传输线效应将导致信号完整性降低，出现串扰、数 据丢失、判断出错等问题。 影响信号完整性的主要因素有：影响信号完整性的主要因素有： 电路与网络的阻抗不匹配所引起的反射。 （线宽变化、信号层间转移、 接插件与分支线、源端负载不匹配等） 电路与网络间的分布参数所引起的信号串扰。 （分布电容、分布电感） 有源及功率器件开关所引起的电源及地的电位波动。 控制方法控制方法 反射的抑制反射的抑制 （待补充） 串扰的抑制串扰的抑制 减小两根或多根信号线的平行长度； 尽可能加大两平行线的间距； 3-W 原则代表的是逻辑电流中近 70%的通量边界 10-W 原则代表的是逻辑电流中近 98%的通量边界 距接地面的距离减小可以使串扰耦合迅速减小 在 PCB（尤其是高频电路 PCB）的设计中，可以在装元件的一面 用铜箔作为地平面，使其串扰显著减小； 对于微带传输线和带状传输线，将走线高度限制在高于地线平面 10mil 以内，可以显著减小串扰。 在串扰较严重的两条线之间插入一条地线，可以起到隔离的作 用，从而减少串扰。 4.6.3 电源完整性设计电源完整性设计 电路设计的结果是从信号完整性上表现出来的，但不能忽略电源完整性设 计。因为电源完整性直接影响到 PCB 板的信号完整性。电源完整性和与 信号完整性二者是密切相关的，而且很多情况下，影响信号畸变的主要原 因是电源系统。例如，地反弹噪声太大、去耦电容的设计不合适、回路影 响很严重、多电源/地平面的分割不好、地层设计不合理、电流不均匀等等。 （待补充） 4.6.4 单层印制板设计技术单层印制板设计技术 参照 PCB 设计规范 4.6.5 多层印制板设计技术多层印制板设计技术 参照 PCB 设计规范 4.7 EMI 滤波设计技术滤波设计技术 EMI 滤波包括 EMI 电源滤波与 EMI 信号线滤波。其中 471 电源滤波的工程应用必须考虑以下特性 器件温度特性 耐压及漏电流限制 磁性材料的磁饱和问题 安装及使用要求 阻抗失配端接原则 按照阻抗失配端接原则采用的滤波电路结构如下图 EMI 电源滤波器的安装应该注意 减小接地阻抗，滤波器应安装在导电金属表面或通过编织接地带与接地点 就近相连，避免细长接地导线造成较大的接地阻抗。 滤波器应尽量安装在设备的入口/出口处。 为避免输入/输出互相耦合，应尽量做到输入/输出隔离，至少严格禁止滤 波器输入/输出线的相互交叉、路径平行等。若由于位置及空间的限制，无 法满足上述要求的，则滤波器的输入/输出线必须采用屏蔽线或高频吸收线。 472 EMI 信号滤波器 （待补充） 4.8 接地与搭接技术接地与搭接技术 地的定义地的定义 所谓“地”一般指电路和系统的零电位参考点。 （参照烽火通信接地设计规范 ） 接地目的接地目的 接地的分类接地的分类 地线干扰抑制技术地线干扰抑制技术 典型接地实例及要点典型接地实例及要点 4.9 瞬态干扰及抑制技术瞬态干扰及抑制技术 （待补充） 4.1 新增备案 具体申请/更改程序流程见附件 1。 在确定通讯协议之前，开发工程师应先查询已存档的通讯协议： 已存档的通讯协议完全且正好满足使用需要，直接使用已有的通讯协议； 如已存档的协议文件包含使用需要的内容，可以直接使用所需的部分内容，不需 要新申请存档和编号；注意在相关文件，尤其是提供给客户的文件中剔除不需 要条目； 在已存档文件中有未包含条目的协议，在存档文件基础上进行修订，并申请新的 协议备案和存档编号； 仅供项目组内部使用的命令，一般不作统一备份，组内部命令的管理和使用由项 目组自行负责；组内部命令应与通讯协议的其他命令明确区分，务必避免因误 输入引起的损失；推荐更换命令标识头的做法，也可使用其他方式加以区分， 如在检验和前使用加密数据、接收双命令才予以执行等。 在所有相关人员充分沟通确定协议内容后，确认需要新申请，应及时填写通讯协议 备案申请记录至开发管理部备案，协议文档作为申请附件同时提交；申请单和 协议文档见附件； 开发管理部收到申请后一个工作日内，会核实申请的完备性、适用性、无重复，通过 审核的申请由开发管理部进行登记备案，编协议的唯一号，备案编号后的协议， 可供公开查询调用，并更新内部网上的通讯协议备案清单 ，便于查询。 4.2 更改程序 通讯协议的更改可能涉及多项产品，更改需谨慎；更改较多或关键命令的更改时，请 直接申请新的存档备案； 通讯协议的更改操作应由该研发项目负责人提出书面申请，填写通讯协议备案申请 记录 ； 一般收到申请表后三个工作日内，由开管组织更改评审，经与市场、市支、相关研发/ 生产部门协商会签； 评审通过，则由开管执行更改，归档申请表，并更新协议版本、旧版将不再使用； 更改的结果在通讯协议备案清单中注明；可供公共查询使用的协议新版将同步更 新。 4.3 通讯协议的调用 通讯协议经存档公布后方可使用于外供内配的产品/样品； 每次均应重新查询，使用所公布的最新版本，以免出错； 如存档协议条目大于所需，在程序中不使用的条目应按命令错误处理，如回答错误应 答字。 4.4 通讯协议规范 串口通讯协议（UART） 5.参数设置 5.波特率：9600 bps, 115200bps 5.数据位：8 bits 5.停止位：1 bit 5.校验位：None 5.协议语法 5.Command 5.FL AG1 5.LE N 5.RE S 5.CO MM 5.DA TA 5.SU M 5.FLAG1:命令标识 (0xEF 0xEF) (2 bytes). 5.LEN:从 RES 至 SUM 位的字节数 (包括 RES高字节为产 品主类,低二字节为产品子类；产品主类型 由开管统一约定，子类型可由部门自行约 定 5.6)SN 为产品序列号,4 bytes 5.7)RES,保留位,3 bytes,默认填充 0xFF 5. 5.读产品信息 5.Command ： 5.0xEF EF 5.0x 04 5.0x FF 5.0xF F 5.0x015.0x E1 5.说明： 5.“EFEF”为命令头 5.“04”表示接下来还有 4 bytes 5.“FF”为保留位填充字 5.“FF”表示这是公司内部通用的命令字 5.“01”表示查询产品信息 5.“E1”为”EF+EF+04+FF+FF+01”的和的低字节 5. 5.Response 5.0xFEFE5.0x125.0xFF5.0x6E9E5.0x00 2A 5.0x 01 5.0x 01 5.0x01 0030 5.0x009C32A D 5.0xFFF FFF 5.0xEE 5.说明： 5.“FEFE”为命令头 5.“12”表示接下来还有 18 bytes 5.“FF”表示接收的是公司内部通用的命令字，且正常完成操作 5.“6E9E”即“28318”，公司的 SNMP 企业编号； 5.“002A”表示使用的下位机协议为第 42 号存档协议； 5.“01”、 “01”标识产品软件为 01 版、硬件为 01 版； 5.“01 0030”标识产品属于 01 主类、48 子类 5.“009C32AD”标识产品序列号为“10236589” 5.“FFFFFF”填充保留位 5.“EE”为校验和的低字节 5. 网络通讯协议（UDP） 5.参数设置 5. UDP 端口：9000 5. 5.语法 5. 协议数据在网络中以二进制数据流的形式传输，目前全为整型的数据，采用高 字节在前、低字节在后的网络通用形式。 5.Command（网管至设备） 5.FL AG1 5.L EN 5.V ER 5.MFL AG 5.AMOU NT 5.N O 5.R ES 5.C OMM 5.TCO MM 5.HS UM 5.D ATA 5.S UM .5.5. 5. 5.FLAG1:命令标识 (0xEFEF00) (3 bytes，向下兼容). 5.LEN:从 VER 至 SUM 位的字长 (包括 VER 1，多祯。 5.bit 2bit 7，保留 5.AMOUNT:总祯数，在 (MFLAG1，多祯。 5.bit 2bit 7，保留 5.AMOUNT:总祯数，在 (MFLAG全 0 表示系列号未知或该命 令不需要知道系列号 5.UDP 轮询最小 间隔 5.1Byte5.0x105.对于 UDP，轮询过快存在丢包的情况，此 间隔为基本不丢包情况下的最小时间，以 20ms 为单位，缺省 0x10 表示 320ms 5.模块 数 5.1Byte5.0x015.对于单台设备设为 1，有些设备不太好定义 模块数的，可由开发者约定模块数的意义。 5.模块 数 5.1Byte5.0x015.对于单台设备设为 1，有些设备不太好定义 模块数的，可由开发者约定模块数的意义。 5.模块 类型 5.X*18B ytes 5.5.每模块信息(18 bytes)包括: 5.1) 模块插槽位置, 1 byte,取值 0x01 开始 5.2) VER 为模块使用的下位机协议编号，2 bytes 5.3)模块软件版本号，1 byte,从 0x010xFE,0x00/ 0xFF 保留 5.4)模块硬件版本号,1 byte,从 0x010xFE,0x00/ 0xFF 保留 5.5)PN 为产品代号,3 bytes;高字节为产品主类, 低二字节为产品子类 5.6)SN 为产品序列号,4 bytes 5.7)模块信息中的 RES,保留位,3 bytes,默认填 充 0xFF 5.8)RES,3 bytes,默认填充 0xFF 5.说明：由于目前很多设备已经无法单纯从系列号来判断设备类型，所以增加了设备主子类型；设备主类型由 开管部统一约定，设备子类型可由其他部门自行约定，原则是硬件不同或协议不能兼容则必须使用新的子类型定义。 5. 5.表 2-3：Response data list 异常回复数据例表 5.Data5.Remark 5.0x535.S, 写指令设置成功 5.0x455.E,指令校验和不正确 5.0x465.F, 主控收到非完整数据 5. 5.举例 5.读产品信息 5.Command ： 5.0xEFEF0 0 5.0x000 8 5.0x 11 5.0x005.0xFF 01 5.0x000 1 5.0x 16 5.0x 0E 5.说明： 5.“EFEF00”为命令头 5.“0008”表示接下来还有 8 bytes 5.“11”表示使用版本为 1、协议头字节还有 1 位 5.“00”表示发送单祯命令 5.“FF01”表示查询命令字 5.“0001”为命令跟踪码 5.“16”为命令头校验和的低字节 5.“0E”为校验和 5. 5.Response 5.0xFEF E00 5.0x00165.0x11 0x00 0xFF01 0x00015.0 x06 5.0x0 00C 5.0x 01 5.0x020 1 5.0x00 07 23 45 5.0x01 0x01 0x10 0x00 0x005.0 xBB 5.5. 5.说明： 5.“EFEF00”为命令头 5.“0016”表示接下来还有 22 bytes 5.“0x11 0x00 0xFF01 0x0001”与接收到的命令头相同 5.“06”为命令校验和 5.“000C”为数据字长 5.从”01”至” 0x01 0x01 0x10 0x00 0x00”为数据段； 5.“BB”校验和的低字节 5. 利用 SNMP 管理的 mib 设计规范 5.mib 结构 5.公司的 mib 节点 515356515451528 318 5.说明如下： 5IS O 5Identified organization 5 dod 5int ernet 5priv ate 5enterp rise 5Accel ink 5. 5.产品的 mib 节点 5公司的 mib 节 点 5产品 大类 5产品 小类 5自定义 5.（产品细分 类） 5实例 5.说明： 5.公司的 mib 节点即 1）所述 ..4.1.28318 5.产品大类同表 2-2 中的设备主类 5.产品小类等于表 2-2 中的设备子类 5.自定义项留作各产品再细分类或其他作用，无定义则为 255. 5.实例是各产品自定义的消息，如响应参数、告警等 5. 5.常用实例定义 5.设备信息 .4.1.283185产品 大类 5产品 小类 5自定义5255.1 5.说明：只读字串，字串格式参考 UDP 定义 5. 5.举例 5. 占用自定义位进一步细分产品： 5.EDFA 光纤放大器子类表光纤放大器子类表 5.子类名称5.编号 5.EDFA 机架类5.9 5. 5. 5.例如：EDF 机架类产品的根 OID：.4.1.283 5.例如：EDFA 5U 机架类产品的定义 5.N o. 5.OID5.Content 5.R/W Authority 5.Value Type ..283.1.1.15.系统描述5.Read Only5.String(80) ..283.1.1.25.系统硬件版本号5.Read Only5.String(10) ..283.1.1.35.系统软件版本号5.Read Only5.String(10) ..283.1.1.45.客户编号5.Read Only5.String(8) ..283.1.1.55.产品型号5.Read Only5.String(80) ..283.1.1.65.管理盘 IP 地址5.Read Only5.String(16) ..283.5.EDFA Index5.Read Only5.Integer ..283.5.EDFA Address5.Read Only5.Integer ..283.5.EDFA SN.5.Read Only5.String 5.1 0 .83.5.EDFA Working Mode 5.Read Only5.String 5.1 1 .83.5.EDFA Case Temperature() 5.Read Only5.String 5.1 2 .83.5.EDFA Input Power 5.Read Only5.String 5. 5.当前告警状态 5.当前告警状态定义在当前告警状态定义在 .4.1.283.3 节点下节点下 5.值为 1 告警 5.值为 0 正常 5. 例如： 5. .4.1.283.3.1温度告警状态 5. .4.1.283.3.2输入功率告警状态 5. .4.1.283.3.3输出功率告警状态 5. .4.1.283.3.4泵浦告警状态 5. .4.1.283.3.5内部通讯故障告警状态 5. 5.网管获取数据的方法 5.获取告警量 5.通过 Trap 直接从网元得到 5.通过轮询的方法获取当前告警状态来判断 5.获取即时数据 5.根据 OID 号通过 Get 等方法获取。 5.相关文件相关文件 5.1 参考标准参考标准 EN55022 Electromagnetic Emissions Test Procedure EN61000-3-2 Power Harmonics Test Procedure EN61000-3-3 Flicker Test Procedure EN61000-4-2 ESD Test Procedure EN61000-4-3 Radiated RF Immunity Test Procedure EN61000-4-4 Electrical Fast Transient Test Procedure EN61000-4-5 Lightning Surge Test Procedure EN61000-4-6 Conducted RF Immunity Test Procedure EN61000-4-11 Power Interrupts, Variations, and Disturbances Test Procedure 5.2 参考企业规范 5.3 参考文章 Albert A. Smith Jr. “Radio Frequency Principles and Applications”, 1998 Charles S. Walker, “Capacitance, Inductance, and Crosstalk Analysis”, 1990 Richard C. Dorf, Editor-in Chief, “The Electrical Engineering Handbook” Second Addition, 1997, IEEE Press 3.11 Franz Gisin and Dr. Zorica Pantic-Tanner IEEE EMC Transactions 2000, “ Routing Differential I/O Signals Across Split Ground Planes at the Connector for EMI Control” 3.12 Henry W. Ott, “Noise Reduction Techniques in Electronic Systems”, Second Edition, 1988 6.附件附件 6.1 电磁兼容国际标准化组织介绍电磁兼容国际标准化组织介绍 标准化组织关系图 不同标准化组织的标准编号规则 电磁兼容标准体系结构 6.2 设计案例设计案例 下图给出一个机盘布线示意图，其中对电磁辐射和抗扰有严格要求的区域都 以符号标注出来。现实中，图中标注的布线区域可能并不同时存在，但是它们代 表了系统（设备）现场运行将面对着的电磁辐射、电磁抗扰以及 ESD 防护等问题。 对部分布线区域的元件放置与布线设计给出了详细说明。 Figure 9.0 below shows a general outline of most CH2000 printed wiring assemblies with details identified as item numbers in areas critical to electromagnetic emissions and immunity. Some of the features included in Figure 9.0 will not found all on a single board but were included because all Items include are critical for emissions, RF immunity, and ESD protection during system operation in the field. More detailed views of individual critical layout areas are also provided to help communicate expectations of actual component placement and printed wiring routing implementations. 图 标注标注 1 建议在靠近前面板预留一隔离区域，用以设计ESD环，I/O电缆滤波与解耦敷铜。 其他走线与敷铜都不允许穿越此保留区域。 An isolated area close to the faceplate is recommended to for the ESD ring and copper I/O cable filtering and decoupling. Wiring or planes other then what are specified in detailed views below should not routed into this reserved area. 设计目的 减少PCB边缘与前面板的辐射或耦合、建立I/O滤波的参考面与ESD 放电区。 Purpose Reduce board edge effect radiation or coupling to the faceplate, establish I/O filter reference, and ESD discharge. 标注标注 2 On all layers, 在所有布线层中，在与前面板相邻的屏蔽地和ESD环的区域周围， 建立最小establish a 0.7mm宽的间距区 minimum moat around the shield ground area adjacent to the faceplate and the ESD ring in the card cage card guide areas. 。间隔区应沿着The moat should be continuous where the double dot and dash line is drawn.双点划线保持连续。 设计目的 减少耦合到顶部与底部的PCB边缘效应，建立单盘功能区的边界。 Purpose Reduce board edge effect coupling to the upper and lower ventilation screen areas. Establish the boundary of the board functional area. 标注标注 3 ESD 操作环的设计handling ring mask. 设计目的 保证在制作和安装过程中的单盘操作ESD要求减少 Purpose Maintain existing requirement for board handling in production and during installation. 标注标注 4 双点划线区域内为功能电路与敷铜区域Functional circuit and planes boundary inside the double dot and dash line. 设计目的 减少PCB功能区域，用于放置元件、走线与敷铜。 Purpose The board functional area where components, wiring, and planes reside. 标注标注 5 48V 电源转换的隔离区域power converter isolated area with detailed descriptions below.设计。 设计目的 减少耦合到功能区域的电源模块的开关dI/dt噪声最小化，耦合到48V I/O连接件的单盘时钟最小化。 Purpose Minimize converter switching dI/dt noise coupling to the functional area and minimize board clock coupling to the 48V I/O attachment. 标注标注 6 SFP and XFP 光收发模块的designated area as defined by the MSA member companies with detailed descriptions below. RF emissions failure is the consequence of not following the MSA layout recommendation. It is likely a board spin would be required to fix the emissions problem if encountered.布线设 计 设计目的 减少参照多源协议厂家提供的SFP和XFP模块的推荐布线设计。 Purpose Predefined layout in SFP and XFP defined by MSA member companies. 标注标注 7 机壳地与屏蔽地的连接，用以PCB板与铜质线缆接口的共模滤波和ESD泄放。 Chassis ground connection to the shield ground area for common mode filtering on boards with copper cable interface and discharge. 设计设计目的 地的连接减少 Purpose Ground source connections. 标注标注 8 10/100 Base-T 接口元件的走线component placement with detailed diagram and descriptions below. 设计目的 满足以太网接口的辐射与抗扰要求。 减少 Purpose Required for Ethernet emissions and immunity. 标注标注 9 RS-232 串行接口元件的走线serial port component placement with detailed diagram and descriptions below. Purpose Required for craft port emissions and immunity. 设计目的 满足串行通讯口的辐射与抗扰要求。减少 621 Primary Power Converter Critical Layout DetailsDC-DC电源供电的电源供电的 布线设计布线设计 1. 在双点划线的区域内建议不要敷铜；No planes inside the dot-dot-dash lines. 2. 信号线与监控信号线在未光学隔离的条件下，建议不要穿越双点划线区域； 3在滤波元件（线圈）放置的区域（参见短划线之间的区域）,建议在任何布线层 都不要敷铜； 4采用光耦隔离穿越双点划线的电源监控信号线； No signal, control, or monitor not optical isolated gets routed through the dot-dot- dash lines. 3. No Copper on any layer between the dashed lines drawn through the centers of filter components. 4. Use optical isolators for power control and monitoring lines crossing the dot- dot-dash lines. Most existing board layout artwork viewed using the Allegro tool shows copper is being placed under filter components used to suppress RF generated by the primary converter switching circuit and system clock harmonics that couple though parasitic components in the DC to DC converter. Placing copper on any layer under filter components will essentially create a high frequency short circuit from input to output of the filter severely limiting the effect of the filter. Filter components in Figure 9.1 above include the 2 differential mode inductors, 3 differential mode capacitors and the common mode inductor. No copper should be placed under the dashed lines in Figure 9.1 through the centers of the filter components.目前很多设计中，在滤波元件下方采用敷铜以抑制开关电 源电路与通过DC-DC电源内寄生元件耦合进来的系统时钟谐波所产生RF噪声。但 是在滤波元件下方的任意布线层敷铜，都肯定会在滤波器的输入输出端之间引起 高频短路，这将限制滤波器的滤波效果。图中包含了2个差模电感、3个差模电容 与1个共模电感，在图中短划线之间的区域不要敷铜。 电源滤波器的最佳位置就是与电源模块的输入端直接相邻，但这需要2个滤波器 （例如，每一个滤波器对应一路电源输入）。滤波器靠近电源输入端，可以限制 滤波器与输入端之间的铜箔走线长度，以免电磁辐射耦合到滤波器中。 The most optimum location for the power filter is directly adjacent to the power entry point but this would require 2 filters (i.e. one for each power feed). The reason you want the filter close to the entry point is you want to limit the length of copper between the filter and primary entry where radiated fields can couple around the filter. 有效的电源滤波通常采用Effective power filters are normally enclosed in Faraday enclosures屏蔽罩进行屏蔽，以防止电磁辐射耦合到滤波元件中。 to prevent radiated fields from coupling to filter components. Figure 7.1 demonstrates proper placement of the power filter for prevention of excessive RF emissions from a system. Because of location, power filters located on the circuit assemblies do not work well enough to replace the filter on the chassis AC or DC power entry locations. Internal radiated fields coupled to the -48V and return planes on backplane essentially defeat the ability of the internal filters on the individual line cards from chassis level protection. 622 SFP and XFP MSA Critical Layout Details光收发模块的布线设计光收发模块的布线设计 Mechanical aspects of the SFP与 and XFP屏蔽网笼的结构参数可以参见厂家提 供的数据。 cages are covered in Section 6.5. 下图中只是给出的多源协议要求的 的布线设计说明。Section 9.2 is related to printed wiring details only. Please review the MSA for complete details on MSA power filtering and other important details prior to layout. The MSA does not just address the SFP and XFP component layout and specification. The MSA also contains requirements for host board layout, power filtering, and mechanical details. Figure 9.2 below shows details on printed wiring details as required by the Multi Source Agreement (MSA). None of the existing OpVista SFP and XFP interfacing implementation meets MSA requirements. Prior to the MSA, FCC Part 15 emissions could not be met with more then a small number of optical transceivers in a single chassis without an additional shield over the cable access or faceplate area. The MSA standardized on transceiver internal grounding and layout with RF emissions as one of the many issues product developers experienced with the former generation transceivers (i.e. many product developers had to reworked transceivers and other components to pass emissions requirements with as few as